Дослідження роботи і призначення шини РСІ, режимів роботи, протоколів обміну та сфери застосування

Кожен пристрій — потенційний ініціатор обміну (РСІ Master) має власний програмований таймер MLT (Master Latency Timer), що визначає максимальну кількість тактів шини, припустиму для однієї транзакції. Програмуванням їх значень при конфігуруванні пристроїв здійснюється розподіл смуги пропускання шини між абонентами шини.

Кожен цільовий пристрій має інкрементний механізм спостереження за тривалістю циклів (Incremental Latency Mechanism), що не дозволяє інтервалу між сусідніми фазами даних у пакеті перевищувати 8 тактів шини. Якщо цільовий пристрій не встигає працювати в такому темпі, він зобов'язаний зупиняти транзакцію.

Адресація пам'яті, портів і конфігураційних регістрів різна. Байти шини AD, що несуть дійсну інформацію, вибираються сигналами C/ВЕ[3:0] у фазах даних (в середині пакета ці сигнали можуть змінювати стан). У циклах звертання до пам'яті адреса, вирівняна по границі подвійного слова, передається по лініях AD[31:2], лінії AD[1:0] задають порядок чергування адрес у пакеті:

1.  00 — лінійне інкрементування;

2.  01 — чергування адрес з урахуванням довжини рядка кеш пам'яті (див. п.  2.3);

3.  1X—зарезервовано.

У циклах звертання до портів вводу/виводу для адресації будь-якого байта використовуються всі лінії AD[31:0]. У циклах конфігураційного запису/зчитування пристрій вибирається індивідуальним сигналом IDSEL#, конфігураційні регістри вибираються подвійними словами, використовуючи лінії AD[7:2], при цьому AD[1:0] 00. Сигнал вибірки IDSEL# сприймається абонентом РСІ тільки у фазі адреси, тому звичайно в його якості використовують старші біти адреси з позиційним кодуванням адреси пристрою.

Команди шини РСІ

Команди шини РСІ визначаються значеннями біт С/ВЕ# у фазі адреси відповідно до табл. 1. У команді підтвердження переривання контролер переривань передає вектор переривання по шині AD.

Спеціальний цикл декодується вмістом ліній AD[15:0] і використовується для вказання на відключення (Shutdown), зупинку (Halt) процесора, чи специфічні функції процесора, зв'язані з кешем і трасуванням. Цим станам відповідають коди 0000, 0001 і 0002; коди 0003-111h зарезервовані.

У командах читання і запису вводу/виводу лінії AD і в циклі адреси містять адресу байта, причому декодуванню підлягають і біти AD0 і AD1 (незважаючи на те, в якому стані сигнали C/ВЕх#). Порти РСІ можуть бути 8 чи 16 бітними. Для адресації портів на шині РСІ доступні всі 32 біта адреси, але процесори х86 можуть використовувати тільки молодші 16 біт. Крім того, на адресний простір РСІ впливає і 10 бітне декодування адреси прийнятий у традиційній шині ISA у результаті чого кожна адреса порту має псевдоніми, зміщені один від одного на 1 K. Порти з адресами OCF8 і OCFC зарезервовані під регістри адреси і даних для доступу до конфігураційного простору. Звертання до порту даних приведе до генерації шинного циклу конфігураційного читання чи запису по попередньо записаній адресі.

У командах читання і запису нам'яті шина AD отримує адреси подвійних слів, і лінії ADO, AD 1 не повинні декодуватися — на конкретні байти вказують сигнали C/ВЕ[3:0]#.

Команди конфігураційного читання і запису адресуються до конфігураційного простору і забезпечують доступ до 256 байтних структур. Звертання йде подвійними словами. Структура містить ідентифікатор пристрою і виробника, стан і команду, інформацію про використовувані ресурси й обмеження на використання шини.

Множинне читання пам'яті використовується для читання великих блоків пам'яті без кешування. 

Двохадресний цикл застосовується, коли фізична шина має всього 32 біти адреси, а потрібно передача з 64-бітною адресацією. У цьому випадку молодші 32 біти адреси передаються в циклі даного типу, а за ним слідує звичайний цикл, що визначає тип обміну і передає старші 32 біта адреси. Шина РСІ допускає 64 бітну адресацію і портів вводу/виводу, щоправда, для процесорів х86 така можливість не використовується, але є й інші процесори і платформи, що використовують РСІ.

Читання рядка пам'яті використовується для читання більш ніж двох 32 бітних блоків даних (звичайне читання до кінця рядка кеша), У такому випадку цей цикл забезпечує обмін, більш ефективний, ніж група звичайних пакетних читань.

Запис з інвалідаціею застосовується при передачі як мінімум одного рядка кеша і дозволяє обновляти вміст основної пам'яті, заощаджуючи цикли зворотного запису.

Табл. 1  Декодування команд шини РСІ

C/BЕ[3:0]Тип команди

0000Interrupt Acknowledge — підтвердження пререривання

0001Special Cycle — спеціальний цикл

0010I/O Read — читання порту вводу/виводу .

0011I/O Write — запис у порт вводу/виводу

0100Резерв

0101Резерв

0110Memory Read — читання пам'яті

0111Memory Write — запис у пам'ять

1000Резерв

1001Резерв

1010Configuration Read — конфігураційне зчитування

1011Configuration Write — конфігураційний запис

1100Multiple Memory Read — множинне читання пам'яті

1101Dual Address Cycle — двохадресний цикл

1110Memory Read Line — читання рядка пам'яті

1111Memory Write and Invalidate — запис з інвалідацією

Фізична організація

Слоти РСІ  із  кроком 0,05 дюйма розташовані на більшій відстані від задньої панелі, ніж ISA/EISA МСА. На відміну від адаптерів інших шин, компоненти карт РСІ розташовані на лівій поверхні плат. Шина має версії з живленням 5В, 3,3В і універсальну (з переключенням ліній +V I/O з 5В на 3,3 В). Ключами є пропущені ряди контактів 12, 1 3і 50, 51. Для п'ятивольтового слоту ключ розташований на місці контактів 50, 51;