Структура, призначення та принцип дії контролера ПДП

Тема роботи: Структура, призначення та принцип дії контролера ПДП.

 

Мета роботи: Ознайомлення з структурою, принципом роботи контролерів прямого доступу до пам’яті на прикладі мікросхеми К580ВТ57.

 

Kороткі теоретичні відомості

 

Рис. 1 . Умовне графічне позначення мікросхеми КР580ВТ57.

Загальний опис мікросхеми.

Мікросхема КР580ВТ57 — чотирьохканальний програ¬мо¬ва¬ний контролер прямого доступу до пам'яті (ПДП), що призначений для високошвидкісного обміну даними між пам'яттю системи і периферійних пристроїв шляхом генерації масиву послідовних адрес пам'яті. 

Мікросхема здійснює двонаправленний обмін даними між пам'яттю і периферійними пристроями методом формування в адресному каналі мікропроцесорної системи параметрів заданого масиву адрес комірок пам'яті і керуючих сигналів. Масив адрес, по яких відбувається обмін даними між периферією і пам'яттю, характеризується початковою адресою, тобто адресою початку обміну, і числом циклів звертань до пам'яті. Після надання системної шини з боку процесора мікросхема може здійснити обмін масивами даних між пам'яттю і периферійними пристроями без подальшого втручання процесора. 

Кожний з чотирьох каналів мікросхеми забезпечує адресацію шляхом інкрементування виробленої адреси пам'яті масивами об’ємом до 16 Кбайт із можливістю задання будь-якої з 64К початкових адрес.

Умовне графічне позначення мікросхеми приведене на рис. 1, призначення виводів — у табл. 1, - структурна схема показана на рис.2. 

Канали прийому запитів ПДП призначені для прийому і прив'язки несинхронних сигналів прямого доступу до пам'яті DRQ0 — DRQ3, маскування входів і видачі сигналів підтвердження запиту прямою доступу до пам'яті DACK0 — DACK3. Кожен канал приймає запит через свій вхід DRQ та видає сигнал DACK3 «Підтвердження запиту ПДП» через відповідний вихід. Пристрій керування керує послідовністю операцій протягом всіх циклів ПДП шляхом генерації відповідних керуючих сигналів. Пристрій здійснює перехід мікросхеми із стану очікування в стан обслуговування по сигналу HLDA, що надійшов із процесора, виробляє і передає зовнішні сигнали на наступні виводи :

 вихід HRQ (запит захоплення) запитує керування системною шиною. У системі з однією мікросхемою цей вихід повинний бути під ключений до ВХОДУ «Захоплення» (HLD) мікросхеми КР580ВМ80А; 

вхід HLDA (підтвердження захоплення) через цей вхід мікросхема отримує від процесора сигнал, що свідчить, що мікросхема КР580ВТ57 може приступати до керування системними шинами;

 вхід С (тактовий сигнал), на який подаються тактові імпульси від тактового генератора мікропроцесорної системи (при використанні в якості мікропроцесора мікросхеми К580ВМ80А на цей вхід подається сигнал F2TTL від тактового генератора К560 ГФ24);

вихід STBA (стробуючий сигнал адреси) стробує старший байт адреси пам'яті, переданий через шину даних, 

вихід АЕ (дозвіл адреси) указує системі, що відбуваються цикли ПДП. Він може бути використаний у системі для блокування адресної шини в пристроях, що не беруть участь у ПДП; 

вихід ТС (кінець відліку) вказує обраному в даний момент периферійному пристрою, що поточний цикл ПДП повинний бути останнім для цього масиву даних. Якщо розряд дозволу «КС - стоп» у регістрі режиму (Ргр) встановлений у 1, то обраний канал буде автоматично заборонений наприкінці цього циклу ПДП. У такий спосіб наприкінці передачі масиву даних вивід ТС активізується (встановлюється в 1), коли вміст 14 -розрядного регістра циклів (РгЦ) у даному каналі встановлюється в нуль. Чотирнадцять розрядів РгЦ повинні бути завантажені числом N — 1, де N — потрібне число циклів ПДП;

 

Табл.  1

 

ВивідПозначенняТип виводуФункціональне призначення виводу

1RD IO

Вхід/ВихідЗчитування вводу/виводу

2WR IO

Вхід/ВихідЗапис вводу/виводу

3RD

ВихідЗчитування з пам'яті

4WR

ВихідЗапис в пам'ять

5M128ВихідМодуль 128

6RDYВхідСигнал “Готовність”

7HLDAВхідСигнал “Підтвердження захоплення”

8STBAВихідСтробуючий сигнал  адреси

9AEВихідДозвіл адреси

10 HRQВихідЗапит захоплення 

11CS

ВхідВибір мікросхеми 

12CВхідТактовий сигнал

13SR ВхідСигнал “Підготовка встановлення”

25, 24 ,14 15DACK0 - DACK3

ВихідПідтвердження прямого доступу до пам'яті для каналів 0 – 3

19,18, 17,DRQ0– DRQ3ВхідЗапит прямого доступу до пам'яті для каналів 

20GND-Загальний (OV)

30, 29,28,27,26,23,22,21D0 – D7Вхід/ВихідШина даних

31Ucc - Напруга живлення (5V)

32,33,34,35A0 – A3Вхід/ВихідКанал адреси

36TCВихідКінець відліку

37,38,39,40A4 – A7ВихідКанал адреси

вихід М128 (маркер по модулі 128) вказує обраному периферійному пристрою, що поточний цикл ПДП є кратним 128, або 128-м від кінця масиву даних. Якщо загальне число циклів ПДП N ділиться на 128 і РгЦ завантажений числом N — 1, то сигнал М128 з'являється на 128-м і кожному кратному 128 циклі від початку масиву даних;

вхід RDY (готовність)  - асинхронний і використовується для подовження циклів запису в пам'ять (зчитування з пам'яті) шляхом введення мікросхеми за допомогою сигналу «Готовність» у стан очікування, якщо пам'ять, що використовується в системі, вимагає більш довгих циклів; 

A0 - A3 — адресна шина. Тристабільні входи-виходи, що використовуються як входи при програмуванні, зчитуванні стану мікросхеми, як виходи молодших розрядів адреси пам’яті під час циклів ПДП.

 

Рис. 2. Структурна схема контролера.

Схема установки режиму зберігає інформацію про запрограмовані режими: 

автозавантаження; 

Кс-стоп; 

подовженому запису, 

звичайному запису, 

циклічного зсуву пріоритетів, 

фіксованого пріоритету. 

Крім того, розряди 0 — 3 регістра установки режиму дозволяють, або забороняють роботу кожного