Оптимізація послідовностей тест-векторів в процесі тестового комбінованого діагностування цифрових мікропроцесорних пристроїв

Міністерство промислової політики України

 

05. 13. 05 – Елементи та пристрої обчислювальної техніки та систем керування

 

ЧЕШУН Віктор Миколайович

УДК 681. 518. 54

 

Київ – 1999

 

Дисертацією є рукопис.

Робота виконана на кафедрі комп'ютерних систем Технологічного університету Поділля (м. Хмельницький).

Науковий керівник – доктор технічних наук, професор ЛОКАЗЮК Віктор Миколайович, зав. кафедрою комп'ютерних систем Технологічного університету Поділля.

Офіційні опоненти: доктор технічних наук, професор САВЧЕНКО Юлій Григорович, професор кафедри звукотехніки і реєстрації інформації Національного технічного університету “Київський політехнічний інститут”; кандидат технічних наук РАБЧУК Віталій Львович, зав. відділом проектування ЗАТ Інфоком – Супутникові комунікації.

Провідна установа – Вінницький державний технічний університет.

Захист відбудеться 2 червня 1999 року о 13 годині на засіданні спеціалізованої вченої ради К 26. 818. 01 НВК ”Київський інститут автоматики” за адресою: 254107, Київ-107, вул. Нагірна, 22.

З дисертацією можна ознайомитись у бібліотеці НВК ”Київський інститут автоматики”.

 

 

Актуальність теми. Забезпечення високих показникiв якостi та надiйностi цифрових мікропроцесорних пристроїв та елементів обчислювальної техніки неможливе без застосування автоматизованих систем контролю та дiагностування як на етапах проектування та виробництва, так i на етапi експлуатацiї. Продуктивність та ефективність таких систем значною мірою залежить від використовуваних алгоритмів тестування об’єкта діагностування.

Складність структури сучасних цифрових мікропроцесорних пристроїв призводить до зниження ефективності ймовірнісних методів діагностування, що пояснює перехід до використання більш складних та вірогідних детермінованих алгоритмів діагностування.

Для діагностування цифрових пристроїв загальновизнаною є ефективність використання детермінованих умовних алгоритмів діагностування. В той же час проблема побудови цих алгоритмів для перевірки сучасних цифрових мікропроцесорних пристроїв досліджена недостатньо. Ще менш досліджене питання розробки умовних алгоритмів діагностування для пошуку несправностей динамічного типу, питома вага яких в сучасних цифрових мікропроцесорних пристроях зростає через підвищення робочих частот.

На сьогодні використовується такий підхід до реалізації умовних алгоритмів діагностування, при якому аналіз отриманих відповідних реакцій та вибір наступного блока тест-векторів для подання на об’єкт діагностування виконується на програмному рівні. Через значну тривалість процесу програмної обробки даних такий підхід має малу ефективність при відшуканні несправностей динамічного типу, для ідентифікації яких тест-вектори повинні подаватися на об’єкт діагностування на максимальній робочій частоті. Для досягнення необхідних умов запропоновано замінити програмну обробку даних на реалізацію відповідних операцій апаратними засобами. Ускладнення процесу апаратної реалізації умовних алгоритмів діагностування відбувається через зростання впливу несправностей динамічного типу як під час подання окремих блоків тест-векторів на об’єкт діагностування, так і під час зміни одного блока іншим.

На сьогодні вiдсутнi ефективнi методи розробки та оптимізації послідовностей тест-векторів, що враховують можливість виникнення перехідних процесів в результаті прояву несправностей динамічного типу під час зміни блоків тест-векторів, які подаються на об’єкт діагностування. Ігнорування зазначених перехідних процесів призводить до зниження ефективності та достовірності процесу діагностування.

Дисертацію присвячено питанням підвищення ефективності та достовірності тестового комбінованого діагностування цифрових мікропроцесорних пристроїв з пошуком несправностей статичного та динамічного типів шляхом розробки методик та алгоритмів оптимізації послідовностей тест-векторів, призначених для реалізації умовних алгоритмів діагностування на апаратному рівні.

Об’єктом дослідження є послідовності тест-векторів, призначені для реалізації процесу тестового комбінованого діагностування цифрових мікропроцесорних пристроїв з пошуком несправностей статичного та динамічного типів.

Предметом дослідження є методи і алгоритми побудови та оптимізації послідовностей тест-векторів в процесі тестового комбінованого діагностування цифрових мікропроцесорних пристроїв.

Мета роботи полягає у підвищенні ефективності та достовірності процесу тестового комбінованого діагностування цифрових мікропроцесорних пристроїв шляхом побудови методик та алгоритмів оптимізації послідовностей тест-векторів, що реалізують умовні алгоритми діагностування з урахуванням особливостей прояву несправностей динамічного типу.

Для реалізації програми досліджень було необхідно:

а) проаналізувати особливості сучасних цифрових мікропроцесорних пристроїв як об’єктів діагностування та дослідити позитивні і негативні сторони послідовностей тест-векторів, що використовуються для реалізації алгоритмів тестування, а також методів оптимізації цих послідовностей. На підставі визначених при проведенні аналізу недоліків обрати перспективні напрямки наукових досліджень;

б) розробити математичну модель для оптимізації послідовностей тест-векторів в процесі тестового комбінованого діагностування з пошуком несправностей статичного та динамічного типів;

в) розробити методики та алгоритми підготовки даних для оптимізації послідовностей тест-векторів з урахуванням особливостей прояву несправностей динамічного типу;

г) розробити методики та алгоритми оптимізації послідовностей тест-векторів в процесі тестового комбінованого діагностування з урахуванням перевіряючої здатності перехідних процесів, що виникають під час зміни блоків тест-векторів, які подаються на об’єкт діагностування. Основний критерій оптимізації – досягнення необхідної глибини діагностування, додатковий – зменшення собівартості процесу діагностування;

д) розробити та впровадити у виробництво спосіб апаратної реалізації умовних алгоритмів діагностування та технічні засоби тестового комбінованого діагностування цифрових мікропроцесорних пристроїв, які дозволять ефективно використовувати переваги послідовностей тест-векторів, що отримані в результаті проведення оптимізації на підставі запропонованих алгоритмів та методик;

є) випробувати ефективність запропонованих алгоритмів та методик оптимізації послідовностей тест-векторів.

Методи дослідження базуються на основних положеннях технічної діагностики, теорії тестового комбінованого діагностування, теорії графів, теорії цифрових автоматів, теорії ймовірностей, теорії множин.