+3 8(066) 185-39-18
fПредмет:
Тип роботи:
Контрольна робота
К-сть сторінок:
37
Мова:
Українська
обслуговування (якщо це необхідно). Кожному з 12 бітів стану переривання відповідає біт дозволу в регістрах дозволу переривання. Ці біти, що дозволяють, використовуються для вибору тих подій, що приведуть до спрацьовування виводу INT мікросхеми. Запис логічної 1 у кожній з розрядів цих регістрів дозволяє відповідним бітам стану переривання генерувати переривання. Біти в регістрах стану переривання встановлюються незалежно від стану бітів дозволу. Потім, після зчитування або в міру виконання місцевого повідомлення pon «Живлення включене», регістри «Стан переривання» очищаються. Якщо подія відбувається в момент зчитування одного з регістрів стану переривання, то воно звичайно утримується до очищення регістра, а потім поміщається у відповідний регістр. Позначення кожного біта в цих регістрах і короткий опис відповідних функцій приведені в табл. 4. Ця таблиця показує також, яким чином установлюється кожний з бітів переривання.
Біт INT у регістрі «Адреса 0» дублює біт INT у регістрі «Стан переривання 2» Він є тільки бітом стану, не генерує переривання, тому для нього немає відповідного біта. Переривання, В і BI дозволяють розроблювачу виконання циклів передачі даних. У вказує, що байт даних може бути записаний у регістр «Вивід даних». Він установлюється при TACS(SWNSSGNS)RFD і скидається, коли байт даних записаний або подано ATN, або КР580ВК91А виходить з TACS.
Дані не можуть бути записані в регістр «Вивід даних», перш ніж установлено В0.
Аналогічно встановлюється В1, коли вхідний байт прийнятий у КР580ВК91А, і скидається, коли мікропроцесор зчитує регістр «Ввід даних» В0 і ВІ скидаються також при місцевому повідомленні pon «Живлення включене» і при зчитуванні регістра «Стан переривання 1» Однак у разі потреби цикли передачі даних можна виконати без зчитування регістра «Стан переривання 1», якщо всі переривання, крім В0 і ВІ, заборонені, В0 і ВІ будуть автоматично скидатися після передачі кожного байта.
Якщо КР580ВК91А використовується в режимі переривань, то виводи INT і DREQ можна призначити для переривань вводу і виводу даних, при дозволі ВІ і DMAO, відповідно в тому випадку, якщо не дозволені інші переривання. Це усуває необхідність зчитування регістрів стану переривання, коли приймається або передається байт.
Біт ERR установлюється для індикації стану помилки шини, коли КР580ВК91А є активним передавачем і намагається пересилати байт на КОП, але активні приймачі відсутні (наприклад, всі пристрої на КОП знаходяться в стані AIDS) Логічний еквівалент виразу nba/\TACS/\DAC/\RFD буде встановлювати цей біт.
Біт DEC встановлюється всякий раз при виникненні стану DCAS. Вихідний стан, у яке повернуться функції приладу при DCAS, визначає розробник. Звичайно цей стан буде «Живлення включене», однак у загальному випадку стан приладових функцій у DCAS задається по розсуду розроблювача.
Слід зазначити, що на DCAS не роблять впливу інтерфейсні функції, що повертаються у вихідний стан при дії повідомлення IFC «Очистити інтерфейс» або місцевого повідомлення pon.
Табл. 4.
Зміст бітів перериванняБіт перериванняПримітки
Індикація невизначених командCPTПрийнята невизначена команда
Встановлюється при (TPASLPAS) SCGACDS"Режим 3"APTВторинна адреса повинна бути пропущена до мікропроцесора для розпізнавання
Встановлюється при DTASGETВиник запуск групи
Встановлюється при (EOSEOI)LACSENDБуло прийняте повідомлення EOS або EOI
Встановлюється при DCASDECВиник активний стан "Очистити пристрій"
Встановлюється при:
TACSnbaDACRFDERRВиникла інтерфейс на помилка: немає активних акцепторів
TACS(SWNSSGNS)BO
Встановлюється при LACSACDSB1Байт можна виводити
Показує стан виводу INTINTВведений байт
Пристрою дозволене послідовне опитуванняSPASЦі біти лише ініціюють стан: вони не будуть генерувати переривання, тому для них нема відповідних бітів розширення
Пристрій у стані "Запирання місцевого" (LWLSRWLS)LLO
Пристрій у стані "Відпирання дистанційного" (REMSRWLS)REM
SPASSPAS, якщо APRS, STRS або SPAS істиннеSPCПереривання "Послідовне опитування закінчене"
LLOНЕ LLOLLOCПереривання по зміні запирання місцевого
ДистанційнеМісцевеREMSПереривання по зміні дистанційного/місцевого
АдресованийНе адресованийADSCПереривання по зміні стану адресації1
1 В ton (тільки передавати) і ton (тільки приймати) ADSC не генерується.
Біт переривання END може використовуватися мікропроцесором для виявлення закінчення багатобайтової передачі. Цей біт буде встановлюватися, коли мікросхема КР580ВК91А є активним приймачем (LACS) і прийнято EOS (у тому випадку, якщо в «Допоміжному регістрі А» дозволена властивість «END по прийому EOS») або EOI. EOS буде генерувати переривання, коли байт у регістрі «Ввід даних» збігається з байтом у регістрі Е05. В іншому випадку переривання буде генеруватися, коли на вході EOI буде виявлений дійсний сигнал.
Біт переривання GET використовується для виявлення мікропроцесором виникнення DTAS. Він установлюється мікросхемою КР580ВК91А, адресованої на прийом, коли приймається повідомлення GET. При прийомі повідомлення GET спрацьовує також вивід TRIG мікросхеми. Таким чином, основні операції по запуску пристрою можуть починатися без втручання програмного забезпечення мікропроцесора.
Біт переривання APT вказує процесору, що в регістрі СРТ знаходиться вторинна адреса для уточнення достовірності. Це переривання виникає тільки при дії «Режиму 3» адресації (див. «Регістри адреси»).
У «Режимі 2» вторинні адреси будуть автоматично розкриватись мікросхемою КР580ВК91А, а в «Режимі 1» вони будуть ігноруватися.
Біт переривання СРТ відзначає появу невизначеної команди і всіх вторинних команд, що слідують за невизначеною.
Бітом В0 допоміжного регістра В дозволяється властивість «Команда, що пропускається».
Будь-яке повідомлення, не розшифроване мікросхемою (не включене в діаграми стану, див. додаток), стає невизначеною командою. Відзначимо, що будь-яка адресна команда автоматично ігнорується, якщо мікросхема КР580ВК91А