Дослідження структури та принципу роботи контролера інтерфейсу периферійного обладнання на прикладі інтерфейсу каналу загального користування IEЕE -488

У «Режимі 1» регістр «Адреса 0» містить старшу частинку адреси приймача/ передавача, а регістр «Адреса 1» містить молодшу частину адреса приймача/передавача. У тих випадках, коли потрібна тільки одна адреса, використовується старший приймач/передавач, а молодший приймач/передавач повинний бути заборонений.

Завантаження адреси в регістри «Адреса 0» і «Адреса 1» за допомогою регістра "Адреса 0/1" дозволяє функціонування відповідно старшого і молодшого приймача/передавача.

У «Режимі 2» мікросхема КР580ВК91А розпізнає два послідовних адресних байти: первинний і наступний за ним вторинний. Щоб дозволити приладу передачу або прийом, повинні бути прийняті обоє адресних байта. Аналогічно «Режим 2» адресації дозволяє розширені функції передавача і приймача, визначені стандартом.

Для використання «Режиму 2» адресації первинна адреса повинна завантажуватися в регістр «Адреса 0», а вторинний — у регістр «Адреса 1» . Коли обидві адреси (первинна і вторинна) розміщені в мікросхемі КР580ВК91А, вона може обробляти всі адресні послідовності без втручання процесора.

У «Режимі 3» мікросхема КР580ВК91А обробляє адресацію точно так само, як і в "Режимі 1", за винятком того, що за кожною старшою або молодшою первинною адресою повинна слідувати вторинна. Всі вторинні адреси при використанні «Режиму 3» повинні перевірятися мікропроцесором. Коли КР580ВК91А знаходиться в стані TPAS або LPAS «Первинний адресований передавач/приймач» і не опізнає байт на шині DIO, то генерується переривання APT (див. «Регістри переривання») і байт надходить у регістр СРТ «Команда, що пропускається». У програму обслуговування даного переривання повинне входити зчитування мікропроцесором регістра «Команда, що пропускається» і запис однієї з наступних реакцій у регістр «Допоміжний регістр»:

07Н при введенні недостовірної вторинної адреси;

0FH при введенні достовірної вторинної адреси.

Установка біта T0 генерує місцеве повідомлення ton «Тільки передавати» і встановлює мікросхему в режим тільки передачі. Цей режим дозволяє пристрою працювати як передавач у інтерфейсній системі без контролера.

Установка біта L0 генерує місцеве повідомлення ion «Тільки приймати» і встановлює мікросхему в режим тільки прийому. Цей режим дозволяє пристрою працювати як приймач у інтерфейсній системі без контролера.

Зазначені біти можуть також використовуватися при діючому контролері для ізоляції від дистанційних команд або обміну даними.

Режим адресації, реалізований за допомогою мікросхеми КР580ВК91А, можна вибрати записом одного з наступних байтів у регістр «Режим адресації»:

 Вміст регістру адресації Режим

10000000Дозвіл режиму ton "Тільки передавати"

01000000Дозвіл режиму ion "Тільки приймати"

11000000КР580ВК91А може передавати тільки на себе

00000001"Режим 1" (первинний – первинний)

00000010"Режим 2" (первинний – вторинний)

00000011"Режим 3" (первинний/АРТ – первинний/АРТ)

Регістр «Стан адресації» містить інформацію, використовувану мікропроцесором для обробки власної адресації. Ця інформація складається з бітів стану, що контролюють стан адресації кожного приймача/передавача, флагів ton і lon, що вказують на стан тільки передачі і тільки прийому, і біта EOI, установка якого означає, що з останнім інформаційним байтом прийшло повідомлення END. Біти LPAS і TPAS указують, що була прийнята первинна адреса приймача або передавача. Мікропроцесор може використовувати ці біти, коли до нього пропускається вторинна адреса, щоб визначити, адресується КР580ВК91А на прийом або на передачу.

Біт LA «Приймач адресований» буде встановлений, коли мікросхема знаходиться в стані LACS «Приймач активний» або в стані LADS «Приймач адресований». Аналогічно біт ТА «Передавач адресований» буде встановлений для індикації стану TACS або TADS, а також для індикації SPAS «Послідовне опитування активне».

Табл. 5.

ОпераціяCSRDWRДаніRS2-RS0

Вибір "Режиму 1" адресації0100000001100

Завантаження старшої адреси у регістр "Адреса 0" з забороною функції приймача010001ААААА110

Завантаження молодшої адреси у регістр "Адреса 1" з забороною функції передавача010110ВВВВВ110

Біт MJMN використовується для визначення, відноситься інформація інших бітів до «старшого» або «молодшого» приймача/передавача. Він встановлюється в 1, якщо адресований "молодший" приймач/передавач Слід зазначити, що одночасно може бути активний тільки один передавач/приймач. Таким чином, біт MJMN буде вказувати, який з передавачів/приймачів або адресований, або активний. Регістр "Адреса 0/1" використовується для вказівки адрес пристрою відповідно до формату, що обраний у регістрі «Режим адресації». П’ятибітові адреси можуть бути завантажені в регістри «Адреса 0» і «Адреса 1» шляхом запису в регістр «Адреса 0/1». Біт ARS використовується для вибору, у який з цих регістрів будуть завантажені інші сім бітів Біти DT і DL можна використовувати для заборони функцій передавача або приймача за адресою, зазначеної іншими п'ятьма бітами байта. Якщо використовується «Режим 1» адресації і потрібна тільки одна первинна адреса, то в молодшій адресі повинний бути заборонений як приймач, так і передавач. Як приклад використання регістра «Адресу 0/1» розглянемо випадок, коли пристрою необхідні дві первинних адреси. Старша первинна адреса буде призначена тільки для передачі, а молодша — тільки для прийому. Мікропроцесор формує цю конфігурацію КР580ВК91А за допомогою послідовності записів (табл. 5). У цьому випадку адреси ААААА і ВВВВВ зберігаються в регістрах «Адреса 0» і «Адреса 1» відповідно і можуть бути зчитані мікропроцесором. Отже, немає необхідності зберігати адресну інформацію ще де-небудь. При збереженні інформації в регістрах «Адреса 0» і «Адреса 1» контролер розпізнає адресацію без втручання процесора.