Модулі оперативної пам’яті. Контроль та корекція помилок

Контроль парності – досить старий метод перевірки даних на відсутність помилок. Коротко метод полягає в тому, що при записі даних в пам'ять для деякої кількості (як правило, 8) біт даних обчислюється контрольна сума (тобто двійкова сума значень всіх біт, від якої потім відкидаються старші розряди), яка зберігається разом з даними у вигляді біта парності. При читанні даних контрольна сума обчислюється ще раз і порівнюється з бітом парності. Якщо вони співпадають, то дані вважаються істинними, в противному випадку генерується повідомлення про помилку парності, яке приводить до зупинки комп'ютера.

Даний метод мав певний сенс на порівняно ранній стадії розвитку PC, коли підсистема пам'яті була одним з самих ненадійних місць у всій системі, а комп'ютери виконували в основному відповідальні задачі. Власне гідністю методу було те, що якщо пам'ять комп'ютера була ненадійна, то його власник міг визначити це по частих зупинках системи зважаючи на помилку парності і вжити заходів по заміні пам'яті.

З часом надійність пам'яті відчутно виросла, операційні системи стали багатозадачними, інтерфейс користувача – графічним; нарешті, операційні системи стали виконувати тести пам'яті при завантаженні. В цій ситуації стали особливо помітні недоліки пам'яті з парністю, а саме:

1. За оцінками фахівців, середній час між збоями доброякісної пам'яті (статистично від збоїв не застрахований ніхто) зіставно з часом життя комп'ютера. В цій ситуації платити за додаткові чіпи парності (вартість яких складає десятки відсотків вартості основної пам'яті) здається марнотратством.

2. Малозначний збій веде за собою повну зупинку системи і можливу втрату цінної інформації (що є особливо важливим в багатозадачному середовищі).

3. Як не сумно, до втрати інформації може привести помилка в біті парності.

4. Метод ніяк не застрахований від подвійних помилок (одночасна зміна значень двох біт не впливає на контрольну суму).

Логічні операції над даними можуть, взагалі кажучи, викоритовувати зайві такти очікування.

В результаті, приблизно в 1994 році став відбуватися поступовий відхід від використовування «простої схеми» контролю парності. Переважна більшість настільних систем відмовилася від контролю парності взагалі, а в серверах стали застосовувати більш прогресивний, з погляду збереження даних, метод ЕСC. Для оновлення старих систем, що вимагали пам'ять з контролем парності, на ринку з'явилася «логічна парність». В даний час схема звичайного контролю парності практично не застосовується. Якраз для роботи з бітами парності і використовувався 9-ий біт в SIMM 30pin і 33-36 біти в SIMM 72pin.

Логічна парність (logic parity, відома також під назвою bridge parity, parity emulation, правильніша назва fake parity – «помилкова парність») – технічне рішення, вперше застосоване в 1994-1995 році. В цей час відбувався масовий перехід індустрії PC на більш дешеву пам'ять без парності. Обділеними при цьому відчували себе власники ще щодо нових на той момент 486-х комп'ютерів, підсистема пам'яті яких не дозволяла використовувати таке рішення, внаслідок чого вони без особливої на те необхідності були вимушені використовувати дорогу парність. Для них і була призначена парність логічна.

Ідея, по суті, була досить проста. Як ми вже згадали, в рамках контролю парності для групи біт, записуваних в пам'ять, контролер обчислює контрольну суму і записує її у вигляді спеціального біта парності. При читанні даних контрольна сума обчислюється знову і порівнюється з значенням що зберігається в біті парності, при збігу двох сум дані вважаються вірними. Необхідність зберігання бітів парності і здорожувала всю систему. Модулі з логічною парністю взагалі не мають чіпів парності, зате мають логічний чіп, який при читанні даних сам обчислює «контрольну суму» і пред'являє її контролеру, начебто ця сума зберігалася в модулі. Зрозуміло, що ця сума завжди співпадає з тією, яку обчислить сам контролер, таким чином, фактично контроль парності відсутній. Ціна логічної мікросхеми в порівнянні з чіпами парності значно менша, так що головну задачу – економію – можна вважати виконаною. Таким чином, взагалі кажучи, можна визнати правомірним використовування модулів з логічною парністю там, куди вони спочатку були призначені – в застарілих настільних системах, в яких неможливо відключити контроль парності, проте відсутня реальна необхідність його здійснювати. При умові, звичайно, що ці модулі там зароблять – в багатьох системах така пам'ять непрацездатна. Тому є природне пояснення – ніяка логіка не спрацьовує миттєво, відповідно, логічна парність вносить зміни в тимчасові діаграми модуля пам'яті, і ці зміни схвалить не всякий контролер. Крім того, було безглуздо б заперечувати проти використовування таких модулів в системах без контролю (або з відключеним контролем) парності, при умові, звичайно, що ви не програєте в грошах в порівнянні із звичайною пам'яттю без парності – ніякої шкоди в такій ситуації помилкова парність не принесе.

Хотілося б звернути увагу на негативні сторони «логічної парності»:

1. Логічна парність, як мінімум, не підвищує сумісність модулів з вашим комп'ютером – не виключено, що працювати вона не буде або викликатиме збої.

2. Суматор в кращому разі не погіршить тимчасові характеристики підсистеми пам'яті, але цілком може це зробити.

3. Установка помилкової парності в сервер не рекомендується ні в якому разі – навіть якщо сервер і буде з нею працювати, врешті-решт, великі гроші за нього платили саме в ім'я надійності, якою ви поступаєтеся.

4. Нарешті – майте на увазі, що поважаючі себе виробники НІКОЛИ не випускали SIMM з логічною парністю – таким чином, ви купуєте продукт низької, чим це можливо, категорії якості.

Таким чином, висновок – за винятком двох описаних вище застосування логічної парності рекомендувати не можна ніяк, в цих же двох випадках – можна з певною натяжкою.

Крім пам'яті з контролем парності застосовувалася, а головне, і зараз застосовується, так звана ЕСC пам'ять. ЕСC звичайно розшифровується як Error Checking and Correction, існують і інші версії перекладу, але значення полягає в тому, що йдеться про схему виявлення І ВИПРАВЛЕННЯ помилок в пам'яті. За рахунок чого вдається добитися таких приголомшливих результатів? Ідея, що лежить в основі методу, досить проста – хай кожний біт основної пам'яті входить Більш ніж В ОДНУ контрольну суму. Це зажадає збільшення числа контрольних біт (нагадаємо – стандартний метод контролю парності реально не вимагає більше 1 контрольного біта на всю шину), але дасть можливість відновлювати позицію (а, отже, і значення) збійного біта по позиціях контрольних сум, що не зійшлися. Передбачається, що контролер пам'яті самостійно відновлює це значення, не перериваючи роботу всієї системи (хоча розумно при цьому генерувати системне повідомлення про виправлену помилку, щоб власник системи, якщо такі повідомлення повторюються, міг вжити заходів по заміні пам'яті, не чекаючи більш значних збоїв).

Зрозуміло, що пам'ять з ЕСC стоїть помітно дорожче за звичайну пам'ять і знаходить застосування в першу чергу в серверах.

 

 

Вивчити теоретичний матеріал, представлений в лекціях.

Підготувати відповіді на питання:

Означення та призначення оперативної пам’яті.

Типи оперативної пам’яті. Характеристика пам’яті.

Сторінкова організація пам’яті. Burst режим роботи пам’яті.

Характеристика пам’яті FPM та EDO.

Характеристика пам’яті SDRAM, DDR, DR.

Банк пам’яті.

Характеристика модуля пам’яті SIMM 30pin.

Характеристика модуля пам’яті SIMM 72pin.

Характеристика модуля пам’яті DIMM.

Маркування модулів пам’яті.

Контроль та корекція помилок. Контроль парності.

Контроль та корекція помилок. Логічна парність.

Контроль та корекція помилок. ЕСC.

Теми реферативних доповідей (3 бали за доповідь не менше 2 сторінок 12 шрифтом) :

Різновиди будови та методи функціонування Flash-пам'яті.

Організація роботи оперативної пам’яті DIMM DDR2 SDRAM.