Структура, призначення та принцип дії контролера ПДП

Часова діаграма роботи мікросхеми при програмуванні в режимі запису показана на рис. 3, а, а в режимі зчитування — на рис. 3,б.

Внутрішні операції мікросхеми по переходу із стану очікування в стан обслуговування можуть бути виконані протягом семи тактів. Тривалість тактів визначається тактовою частотою мікросхеми. Якщо мікросхема не виконує циклу ПДП, то вона знаходиться в холостому такті S0 до приходу сигналу запиту ПДП. З приходом сигналу DRQ останній обробляється відповідно до встановленого пріоритету (фіксованого чи циклічного) і виробляється сигнал HRQ. По цьому сигналі мікросхема переходить до такту S1. Це положення буде зберігатися до приходу з процесора сигналу «Підтвердження захоплення» HLDA. Таким чином, стан очікування характеризується перебуванням мікросхеми в тактах S0 і S1.

  

а)б)

 UH  = 2,0 В UL = 0,8 В

в)

Рис. 3.Часові діаграми роботи К580ВТ57 в режимі програмування (запис інформації ) (б), в режимі читанні стану регістрів мікросхеми (б) та початкової ініціалізації (в). 

 При одержанні сигналу HLDA збуджується шина DACK  каналу, що має запит з найбільш високим пріоритетом. У такий спосіб здійснюється вибірка каналу і відповідного периферійного пристрою для циклу ПДП, і мікросхема переходить до такту S2. Помітимо, що сигнал HLDA повинний залишатися з високим рівнем напруги доти, поки не з'явиться сигнал DACK при одному циклі ПДП чи обидва сигнали DACK і ТС при передачі масиву. Якщо мікросхема втратить керування системними шинами, тобто якщо сигнал HLDA стане рівним 0, то сигнал DACK буде зберігатися до закінчення поточного циклу ПДП. Після цього цикли ПДП припиняються доти, поки мікросхема знову не одержить керування системними шинами. Кожен цикл ПДП (стан обслуговування) містить не менш чотирьох тактів: S2, S3, S4, S5. Якщо час доступу до пам'яті ПВВ, включених у систему, недостатньо для передачі байта у вказане число тактів, то між тактами S4 і S5 вводиться один і більш тактів очікування SWT. Використання подовженого запису може в деяких випадках виключити такти очікування. Якщо в циклах ПДП здійснюється режим перевірки, то сигнал RDY не використовується. Часова діаграма роботи мікросхеми в режимі ПДП показана на рис. 4 Основні параметри мікросхеми в діапазоні робочих температур від — 10 до +70 °С и напрузі живлення 5,0 В±5% приведені в табл. 4.

 

Рис. 4. Часові діаграми роботи К580ВТ57 в режимі прямого доступа. Цифри 0-5 відповідають внутрішнім станам мікросхеми.

 

Табл.  4

ПараметрПозначенняЗначення параметрів

Мін.Макс.

1234

Вхідна напруга низького рівня1, ВUIL0.8-

Вхідна напруга високого рівня1, ВUIH-(2.0)

Вихідна напруга низького рівня1, ВUOL0.45-

Вихідна напруга високого рівня1, ВUOH-(2.4)

Вихідний струм низького рівня 1, мАIOL2.2-

Вихідний струм низького рівня 1, мАIOL- 0,4-

Струм на входах, мкАILI10-10

Струм на входах/виходах при роботі вивода як вхід, мкАIOZ10-10

Емність навантаження1, пФCL100

Емність на входах1, пФCI10

Емність на входах/виходах1, пФCO20

Вихідна напруга високого рівня сигналу HRQ1, ВUOH, HRQ3,35,25

Cтрум споживання1, мАICC—120

Період послідовності імпульсів тактового сигналу, мксTC0,324

Тривалість імпульса тактового сигналу, нсtWH(C)1200,8

Час встановлення сигналу DRQ відносно сигналу С, нсtSU (DRQ, HL/LH-C, LH)120—

Час збереження сигналу DRQ відносно сигналу HLDA, нсtV (DRQ, HL-HLDA, LH)0—

Час встановлення сигналу HLDA відносно сигналу C, нсtSU (HLDA, HL-C, HL)100—

Час встановлення сигналу RDY відносно сигналу C, нсtSU (RDY, LH-C, LH)30—

Час збереження сигналу RDY відносно сигналу C, нсtV (RDY, HL-C, LH)20—

Час затримки сигналу HRQ відносно сигналу C, нсtd (HRQ, LH/HL-C, LH)—180

Час затримки сигналу AE відносно сигналу C, нсtd (AE, LH-C, HL)

td (AE, HL-C, LH)—

—300

2700

Час затримки сигналу A0-А7 відносно сигналу AE, нсtd (A, ZH/ZL-AE, LH)20—

Час затримки сигналу A0-А7 відносно сигналу C, нсtd (A, ZH/ZL-C, LH)—270

Час затримки сигналу A0-А7 відносно сигналу RD, нсtd (A, HZ/LZ-RD, LH)60—

Час затримки сигналу A0-А7 відносно сигналу WR, нсtd (A, HZ/LZ-WR, LH)300—

Час затримки сигналу D0-D7 відносно сигналу C, нсtd (D, ZH/ZL-C, LH)

td (D, HZ/LZ-C, LH)—

—300

250

Час затримки сигналу STBA відносно сигналу D, нсtd (STBA, HL-D, ZH/ZL)100—

Час затримки сигналу D0-D7 відносно сигналу STBA, нсtd (D, HL/LZ-STBA, HL)20—

Час затримки сигналу STBA відносно сигналу C, нсtd (STBA, LH-C, HL)

td (STBA, HL-C, LH)—

—160

200

Тривалість сигналу високого рівня STBA, нсtWH (STBA)TC-100—

Час затримки сигналу RD відносно сигналу STBA, нсtd (RD, HL-STBA, HL)70—

Час затримки сигналу RD відносно сигналу D, нсtd (RD, HL-D, HZ/LZ)20—

Час затримки сигналу WR (ext) відносно сигналу STBA, нсtd (WR (ext), HL-STBA, HL)70—

Час затримки сигналу WR (ext) відносно сигналу D0-D7, нсtd (WR (ext), HL-D, HZ/LZ)20—

Час затримки сигналу DACK відносно сигналу C, нсtd (DACK, LH/HL-C, LH)—270

Час затримки сигналу TC відносно сигналу C, нсtd (TC, LH/HL-C, LH)—270

Час затримки сигналу M128 відносно сигналу C, нсtd (M128, LH/HL-C, LH)—270

Час затримки сигналу RD відносно сигналу C, нсtd (RD, HL-C, LH)

td (RD, LH-C, LH)