+3 8(066) 185-39-18
fПредмет:
Тип роботи:
Курсова робота
К-сть сторінок:
50
Мова:
Українська
інформації. В іншому випадку приймач залишається в режимі виявлення, так як найімовірніше це був не стартовий біт, а шумова перешкода. У новому режимі приймач виробляє сигнали зчитування через інтервали, рівні часу передачі біта, т.е. виконує зчитування і збереження прийнятих біт приблизно на середині їхньої передачі. Аналогічним чином будуть лічені біт контролю парності і сигнал логічної одиниці (стоповий біт). Якщо виявилося, що на місці стопового біта виявлений сигнал логічного нуля, то відбулася "Помилка кадру" і символ прийнятий неправильно. Інакше перевіряється, парне чи загальне число одиниць в інформаційних бітах і бите контролю, і якщо воно парне, проводиться запис прийнятого символу в буфер приймача.
Передній фронт стартового біта сигналізує про початок надходження переданої інформації, а момент його появи служить точкою відліку часу для зчитування біт даних. Стоповий біт надає час для запису прийнятого символу в буфер приймача і забезпечує можливість виявлення помилки кадру. Найбільш часто помилки кадру з'являються тоді, коли приймач помилково синхронізований з бітом 0, який насправді не є стартовим бітом. Якщо передавач не діє (посилає сигнал логічної одиниці) протягом одного кадру або більше, то завжди можна відновити правильну синхронізацію. Гірше йде справа при розсинхронізації генераторів передавача і приймача, коли часовий інтервал між сигналами зчитування прийнятих бітів буде менше або більше часу передачі біта.
Наприклад, якщо при зчитуванні бітів посилки, показаної на рис. 3,3 б, часовий інтервал між сигналами зчитування стане на 6% менше, ніж час передачі біта, то восьмий і дев'ятий сигнали зчитування будуть вироблені тоді, коли на лінії знаходиться біт контролю парності (Рис 1.4). Отже, не буде виявлений стоповий біт і буде зафіксована помилка кадру, незважаючи на правильність прийнятої інформації. Однак при 18%-й розсинхронізації генераторів, коли замість коду (01110001), приймач зафіксує код (11100001), ніяких помилок не буде виявлено - парність дотримана і стоповий (дев'ятий по порядку) біт дорівнює 1 (див. Рис 1.4.).
Рис 1.4 Помилка через розсинхронізації генераторів передавача і приймача
1.3.1 Асинхронний послідовний інтерфейс
Організація асинхронного послідовного обміну даними із зовнішнім пристроєм ускладнюється тим, що на передавальної і приймальної стороні послідовної лінії зв'язку використовуються налаштовані на одну частоту, але фізично різні генератори тактових імпульсів і, отже, загальна синхронізація відсутня. Розглянемо на прикладах організацію контролерів послідовних інтерфейсів для послідовних асинхронних передачі і прийому даних.
Найпростіший контролер для асинхронної передачі даних в ЗП по послідовної лінії зв'язку представлений на Рис 1.8. Він призначений для передачі даних у форматі з двома стопових битами.
Рис 1.8 Контролер послідовної асинхронної передачі
Після передачі чергового байта даних в реєстр стану А2 записується 1.Одиничний вихідний сигнал реєстра А2 інформує процесор про готовність контролера до прийому наступного байта даних і передачі його по лінії зв'язку в ЗП. Цей же сигнал забороняє формування імпульсів зі схеми вироблення імпульсів зсуву - дільника частоти сигналів тактового генератора на 16. Лічильник імпульсів зсуву (лічильник по мод 10) знаходиться в нульовому стані і його одиничний вихідний сигнал надходить на вентиль І, готуючи ланцюг вироблення сигналу завантаження зсувового реєстра.
Процес передачі байта даних починається з того, що процесор, виконуючи команду "Висновок", виставляє цей байт на шині даних. Одночасно процесор формує керуючий сигнал системного інтерфейсу "Висновок", за яким виробляються запис переданого байта в буферний реєстр А1, скидання реєстра стану А2 і формування на вентилі І сигналу "Завантаження". Рухаючись байт переписується в розряди 1, ... , 8 зсувового реєстра, в нульовий розряд зсувового реєстра записується 0 (стартовий біт), а в розряди 9 і 10 - 1 (степових біти). Крім того, знімається сигнал "Скидання" з дільника частоти, він починає накопичувати імпульси генератора тактовою частоти і в момент прийому шістнадцятого тактового імпульсу виробляє імпульс зсуву.
На вихідний лінії контролера "Дані" підтримується стан 0 (значення стартового біта) до тих пір, поки не буде вироблений перший імпульс зсуву. Імпульс зсуву змінить стан лічильника імпульсів зсуву і перепише в нульовий розряд зсувового реєстра перший інформаційний біт переданого байта даних. Стан, відповідне значенню цього біта, буде підтримуватися на лінії "Дані" до наступного імпульсу зсуву.
Аналогічно будуть передані інші інформаційні біти, перший стоповий біт і, нарешті, другий стоповий біт, при передачі якого лічильник імпульсів зсуву знову встановиться в нульовий стан. Це призведе до запису 1 в реєстр стану А2. Одиничний сигнал з виходу реєстра А2 заборонить формування імпульсів зсуву, а також інформує процесор про готовність до прийому нового байта даних. Після завершення передачі чергового кадру (стартового біта, інформаційного байта і двох степових біт) контроллер підтримує в лінії зв'язку рівень логічної одиниці (значення другого стопового біта).
Рис 1.9 Контролер послідовного асинхронного прийому
Рівень логічної одиниці надходить по лінії "Дані" в контролер для асинхронного прийому даних (Рис 1.9). Цей рівень створює умови для вироблення сигналу, що забороняє роботу дільника частоти генератора тактових імпульсів. Дійсно, після прийому попереднього байта даних лічильник імпульсів зсуву (лічильник з mod 9) знаходиться в нульовому стані і на вентиль І надходять два одиничних сигналу: з лічильника зрушень і з лінії "Дані". На виході