Дослідження структури та принципу роботи контролера прямого доступу до пам’яті на прикладі підсистеми контролера ПДП персонального комп’ютера типу IBM PC AT

├───┼────┼────┼───┼───┼───┼───┼───┼───────────────────────────────────┤

│ - │  0 │  1 │ 8h│ 1 │ 0 │ 0 │ 0 │Читання STAT                       │

│ - │  1 │  0 │ 8h│ 1 │ 0 │ 0 │ 0 │Запис CR                           │

│ - │  1 │  0 │ 9h│ 1 │ 0 │ 0 │ 1 │Запис REQ                          │

│ - │  1 │  0 │ Ah│ 1 │ 0 │ 1 │ 0 │Запис  окремих   розрядів MASK     │

│ - │  1 │  0 │ Bh│ 1 │ 0 │ 1 │ 1 │Запис MOD                          │

│ - │  1 │  0 │ Ch│ 1 │ 1 │ 0 │ 0 │Скидання триггера FF               │

│ - │  1 │  0 │ Dh│ 1 │ 1 │ 0 │ 1 │Очистка                            │

│ - │  0 │  1 │ Dh│ 1 │ 1 │ 0 │ 1 │Читання TR                         │

│ - │  1 │  0 │ Eh│ 1 │ 1 │ 1 │ 0 │Скидання MASK                      │

│ - │  1 │  0 │ Fh│ 1 │ 1 │ 1 │ 1 │Запис у всі розряди MASK           │

└───┴────┴────┴───┴───┴───┴───┴───┴───────────────────────────────────┘

 

Програмування контролера.

Програмування контролера здійснюється від ЦП  командами  вводу - виводу і  можливо тільки в  пасивному стані при наявності на вході НLDА напруги низького рівня, якщо навіть є присутнім сигнал НRQ. Початкову ініціалізацію контролера необхідно здійснити відразу ж після включення напруги живлення по всіх каналах, якщо навіть вони не використовуються, завантажуючи команди і константи.

Адреси внутрішніх регістрів контролера визначаються кодом на виводах АЗ-А0. У табл.  1 показані коди на АЗ-А0, що відповідають виконуваним командам ЦП.

 

Рис.  22.21. Схема підключення КПДП до шини МШС

 

Підключення контролера до системної шини.

Для зменшення числа виводів в корпус БІС вісім старших розрядів адреси видаються в такті Sl на виводи шини даних і повинні бути "замкнуті" на зовнішньому регістрі БР, виходи якого підключаються до старших розрядів шини адреси. Запис у зовнішній регістр здійснюється сигналом АDSТВ. Лінія АЕ використовується для того, щоб розряди адреси залишалися діючими на ША протягом  трьох тактових періодів циклу ПДП. Лінії A7-А0 підключаються безпосередньо до ША. Сигнали МW, МR, ІOR, IОW керують у циклах ПДП відповідно ОЗУ і зовнішнім пристроєм. На рис. 22.21 приведена схема підключення контролера ПДП до системної шини МШС.

 

Підсистема контролера ПДП в РС

Архітектура РС АТ припускає наявність важливого компонента: програмувальних системних пристроїв, що забезпечують підтримку не тільки функцій DOS і BІOS, але і багатьох прикладних і системних програм. Знання принципів роботи цих пристроїв і основних правил їхнього програмування допоможе написати коректну і, головне, сумісну програму. Прямий доступ до пам'яті (ПДП) - це метод безпосереднього звертання до пам'яті, минаючи процесор.  Процесор відповідає тільки за програмування ПДП: настроювання на визначений тип передачі, завдання початкової адреси і розміру масиву обмінюваних даних. Звичайно ПДП використовується для обміну масивами даних між системною пам'яттю і пристроями введення-висновку. Обмін даними між процесором і пристроями вводу-виводу здійснюється по системній шині, "хазяїном" якої є процесор.

При використанні контролера ПДП на час обміну данними він повинен одержати керування системною шиною, тобто стати її "хазяїном". По закінченні обміну підсистема ПДП повертає процесору право керування шиною. Архітектура процесора PC AT містить у собі підсистему ПДП, що складається з двох контролерів ПДП Іntel 8237, регістра старшої адреси ПДП і регістрів сторінок ПДП. Ці контролери забезпечують 7 каналів ПДП. Система забезпечує передачу даних по каналах ПДП як по одному байті за цикл ПДП, так і по два байта за цикл, виходячи з можливостей архітектури процесора  двобайтної шини даних). Щоб зберегти наступність підсистеми ПДП у PC AT з аналогічною підсистемою в PC XT каскадування "байтного" контролера ПДП з розподілом каналів XT здійснюється через "словесний" контролер ПДП.  У зв'язку з тим, що в архітектурі PC AT визнане доцільним використання строкових команд вводу-виводу 80286, для обміну з адаптером НМД канал байтного ПДП, що призначався для підключення адаптера НМД, став резервним. Підсистема ПДП у PC AT показана нa рис. 22.22.

                         ┌─────────────┐