Оптимізація послідовностей тест-векторів в процесі тестового комбінованого діагностування цифрових мікропроцесорних пристроїв

Структурна схема розробленої для реалізації умовних алгоритмів тестового комбінованого діагностування системи наведена на рис. 3.

Можливість виконання умовних алгоритмів діагностування на апаратному рівні досягається за рахунок введення блока керування реалізацією умовних алгоритмів діагностування до складу системи. В процесі діагностування отримані відповідні реакції порівнюються у вузлі порівняння відповідних реакцій з еталонними значеннями, які зберігаються у вузлі пам’яті еталонів відповідних реакцій. При збіганні значень, що порівнюються, відбувається збільшення адреси у вузлі формування адреси на одиницю, що забезпечує послідовне подання тест-векторів. При розбіжності вказаних значень виконується умовний перехід до подання на об’єкт діагностування тест-вектора, що знаходиться у блоці пам’яті тестових впливів та відповідних реакцій за адресою, яка зберігається у вузлі пам’яті адрес переходів. Виконання зазначених операцій на протязі одного такту синхронізуючої частоти надає змогу виконувати умовні алгоритми діагностування на максимальних робочих частотах об’єкта діагностування.

Діагностування партії мікропроцесорних пристроїв в кількості 1000 одиниць з використанням послідовностей тест-векторів, оптимізованих за відомим методом побудови оптимізованих послідовностей тест-векторів та за запропонованим спрощеним алгоритмом побудови оптимізованих послідовностей тест-векторів, показало, що час тестування скоротився на 27%. Графічну залежність кількості об’єктів діагностування N, стан яких ідентифіковано, від витрат на процес діагностування С (визначається кількістю поданих тест-векторів) в обох випадках наведено на рис. 4.

Висновок містить формулювання, зміст, наукову новизну, достовірність та практичну цінність результатів.

Додатки містять дані, які використовувались під час комп’ютерного моделювання та практичних випробувань розроблених алгоритмів оптимізації послідовностей тест-векторів, а також документи про впровадження результатів роботи.

 

 

В ході виконання досліджень був розроблений комплекс заходів, спрямованих на підвищення ефективності та достовірності тестового комбінованого діагностування мікропроцесорних пристроїв через розробку методик та алгоритмів оптимізації послідовностей тест-векторів з урахуванням особливостей прояву несправностей динамічного типу, а також через розробку способу та технічних засобів, які надали змогу виконувати реалізацію умовних алгоритмів діагностування на апаратному рівні. При цьому отримані наступні результати:

1.Розроблена математична модель для оптимізації послідовностей тест-векторів в процесі тестового комбінованого діагностування мікропроцесорних пристроїв. Результат надає можливість систематизувати вихідні дані та здійснити наочний опис поведінки об’єкта діагностування під час проведення тестових випробувань в динамічних режимах роботи.

2.Розроблені методики та алгоритми підготовки вихідних даних для оптимізації послідовностей тест-векторів. Результат надає можливість провести доповнення відсутніх та скорочення надлишкових даних до проведення оптимізації послідовностей тест-векторів, враховуючи особливості прояву несправностей динамічного типу.

3.Розроблені методики та алгоритми оптимізації послідовностей тест-векторів. Результат дозволяє підвищити ефективність та достовірність процесу тестового комбінованого діагностування шляхом формування оптимальних та оптимізованих послідовностей тест-векторів з урахуванням перевіряючої здатності перехідних процесів, що виникають внаслідок прояву впливу несправностей динамічного типу під час зміни блоків тест-векторів, які подаються послідовно на об’єкт діагностування.

4.Розроблений спосіб апаратної реалізації умовних алгоритмів діагностування цифрових пристроїв в динамічних режимах. Результат надає можливість максимальним чином використовувати переваги послідовностей тест-векторів, отриманих внаслідок проведення оптимізації, шляхом виконання реалізації умовних алгоритмів тестового комбінованого діагностування на апаратному рівні, що дозволяє значно скоротити тривалість процесу діагностування та підвищити його ефективність.

 

 

Глущак С. В., Чешун В. М., Чорненький В. І. Метод їдентифікації динамічних несправностей класу перешкод у взаємодіючих лініях зв’язку // Вісник Технологічного університету Поділля. – 1997. -№1. -С. 70-75.

Чешун В. М. Реалізація умовних алгоритмів комбінованого діагностування апаратними засобами //Вимірювальна та обчислювальна техніка в технологічних процесах. – 1997. – №1. -С. 133-135

Чешун В. М., Глущак С. В., Чорненький В. І. Оптимізація алгоритмів комбінованого діагностування методом гілок та меж //Вимірювальна та обчислювальна техніка в технологічних процесах. – 1997. – №1. -С. 136-139.

Чешун В. М. Побудова повного поліхотономічного дерева рішень при оптимізації алгоритмів комбінованого діагностування // Вимірювальна та обчислювальна техніка в технологічних процесах. – 1997. – №2. -С. 145-146.

Чешун В. М., Глущак С. В., Чорненький В. І., Нич А. А. Розробка математичної моделі оптимізації алгоритмів комбінованого діагностування //Вимірювальна та обчислювальна техніка в технологічних процесах. – 1997. – №2. -С. 161-162.

Чешун В. М. Оптимізація алгоритмів комбінованого діагностування з використанням поліхотономічного дерева рішень // Вісник Технологічного університету Поділля. – 1998. -№1-С. 156-160.

Локазюк В. М., Чешун В. М., Глущак С. В., Чорненький В. І. Система комбінованого діагностування “Текод – 2М” //Збірник наукових праць за матеріалами наукової конференції молодих вчених і студентів. – Київ: ДАЛПУ. -1998. -C. 17-18.

Чорненький В. І., Чешун В. М., Кльоц Ю. П. Блок керування поданням тест-векторів з урахуванням оперативного стану об’єкта діагностування //Збірник наукових праць за матеріалами наукової конференції молодих вчених і студентів. – Київ: ДАЛПУ, 1998. -C. 19-21.

Чорненький В. І., Чешун В. М., Нич А. А. Використання нейронних мереж при комбінованому діагностуванні цифрових структур //Збірник наукових праць за матеріалами наукової конференції молодих вчених і студентів. – Київ: ДАЛПУ, 1998. -C. 22-24.

Позитивне рішення по заявці на винахід N96083190. Автоматизована система контролю та діагностування цифрових мікропроцесорних блоків / В. М. Локазюк, Ю. В. Хмельницький, О. В. Огнєвий, В. М. Чешун, С. В. Глущак (Україна). – Заявл. 08. 08. 96; Дата прийняття рішення 04. 11. 97.