Дослідження структури та принципу роботи мікропроцесорних систем на базі мікропроцесора КР580ВМ80А, на прикладі персонального комп’ютера РАДІО - РК

Тема роботи: Дослідження структури та принципу роботи мікропроцесорних систем на базі мікропроцесора КР580ВМ80А, на прикладі персонального комп’ютера РАДІО - РК.

 

Мета роботи: Ознайомлення з принципом роботи, структурою та функціональними можливостями мікропроцесорних систем на базі мікропроцесора КР580ВМ80А, на прикладі персонального комп’ютера “Радіо РК”.

 

 

Архітектура комп'ютера. Структура та основні характеристики персонального комп'ютера «Радіо РК».

Структурна схема.

Структурна схема комп'ютера зображена на рис.1. Головною частиною комп'ютера є мікропроцесор КР580ВМ80А. Для синхронізації роботи мікропроцесора і всіх інших вузлів використаний тактовий генератор на мікросхемі КР580ГФ24. Пам'ять створена постійним запам'ятовуючим пристроєм (ПЗП) об’ємом 2 Кбайт (мікросхема КР573РФ5) і оперативним запам'ятовуючим пристроєм (ОЗП) об’ємом 16 (на восьми мікросхемах К565РУЗА). В ПЗП зберігається керуюча програма - МОНІТОР, а ОЗП служить для збереження кодів символів, що відображаються на дисплеї, програм користувача і даних. Інформацію вводять в комп’ютер за допомогою клавіатури, чи магнітофона, а результати роботи відображаються на екрані монітора і можуть бути збережені на магнітній стрічці. Клавіатуру і магнітофон підключається до ПК через програмований паралельний інтерфейс (ППІ) КР580ВМ55. Через додатковий ППІ можуть бути підключені пристрої з цифровим керуванням, давачі, виконавчі пристрої і т.п.

 

Рис. 1. Структурна схема Радіо-РК.

 

Відеосигнал формується контролером дисплея, побудованим на ВІС КР580ВГ75. Вміст області ОЗП, у якій зберігаються коди відображуваних символів, передається у внутрішні регістри контролера методом прямого доступу до пам'яті (ПДП). Для керування процесом ПДП використаний БІС КР580ВТ57. Одночасно з формуванням відеосигналу в процесі ПДП проводиться регенерація вмісту ОЗП. 

У БІС КР580ВГ75 наявні два внутрішніх буферних регістри, у кожному з який можуть зберігатися до 80 восьмибітних кодів символів для подальшого їх виводу на екран. Така організація БІС дозволяє звести до мінімуму зупинки мікропроцесора через те, що пам'ять зайнята обміном з контролером дисплея. У процесі роботи комп’ютера, у той час, коли символи, що зберігаються в одному з буферних регістрів послідовно відображаються на дисплеї, в інший буфер у режимі ПДП з екранної області ОЗП переписуються коди символів наступної строки. Таким чином, у цих буферах зберігаються коди символів двох суміжних строк. По закінченні відображення інформації з одного регістра починається процес відображення з іншого. Важливою особливістю БІС КР580ВГ75 є можливість програмного настроювання параметрів синхроімпульсів, виду і положення на екрані курсору, формату відображення інформації (кількість рядків, кількість символів у рядку і т.д.). 

Як вже відзначалося раніше, пересилання символів з екранної області ОЗП в буфери контролера дисплея здійснюються за допомогою циклу ПДП. У режимі ПДП дані безпосередньо передаються з ОЗП в контролер дисплея, минаючи мікропроцесор. Для організації такої пересилки у комп’ютері використана БІС КР580ВТ57. Під час прямого доступу до пам'яті вона замість мікропроцесора формує сигнали на шинах адреси і керування. 

Взаємодія контролерів дисплея, ПДП і мікропроцесора відбувається наступним чином. Для виводу чергового рядка на екран перший з них формує сигнал ЗАПИТ ДАНИХ на виводу DRQ. По цьому сигналі контролер КР580ВТ57 підготовляє мікропроцесор до роботи в режимі ПДП, видаючи сигнал ЗАПИТ ПДП на вхід HOLD мікропроцесора, який, у відповідь, переводить свої шини у високоімпедансний стан і повідомляє контролеру сигналом ПІДТВЕРДЖЕННЯ ПДП на виводу HLDA. Одержавши цей сигнал, контролер ПДП ініціює видачу даних з ОЗП на шину даних, тобто встановлює на шині адрес коди адрес комірок екранної області, на шину керування видає сигнал ЧИТАННЯ і формує на виводу DACK контролера дисплея сигнал ПІДТВЕРДЖЕННЯ ДАНИХ. По цих сигналах і з появою логічного 0 на виводу IORD контролера ПДП байт з ОЗП по шині даних переписується у внутрішній буфер контролера дисплея.

Процес передачі даних з екранної області ОЗП в контролер дисплея регулярний, а період звертання до ОЗП не перевищує 2 мс, тому цикли ПДП виявилося можливим використовувати для регенерації вмісту ОЗП і відмовитися від застосування спеціального контролера регенерації пам'яті, Однак при цьому необхідно обмежити тривалість сигналу СКИДАННЯ. Якщо тривалість імпульсу на виводу RESET не буде перевищувати 1...1.5 мс, то мікропроцесор, почавши виконувати керуючу програму - МОНІТОР, встигне знову настроїти контролер дисплея і ПДП, відновивши тим самим процес регенерації пам'яті. У противному випадку інформація, збережена в ОЗП, буде втрачена.

Для спрощення схеми комп’ютера було вирішено використовувати шину керування, що складає тільки з ліній передачі сигналів ЧИТАННЯ і ЗАПИС, при цьому звертання до портів контролерів комп’ютера відбувається так само, як і до комірок пам'яті, тобто адреси портів і комірок пам'яті розташовуються в єдиному адресному просторі. Максимально допустимий об’єм пам’яті, що безпосередньо адресується в цьому випадку, менше 64 Кбайт. Така спрощена шина керування вимагає нестандартного включення БІС контролера КР580ВТ57. У режимі ПДП на виводу контролера IORD формується сигнал WR для БІС КР580ВГ75, а на виводу MEMW - сигнал ЧИТАННЯ для БІС пам'яті. При ЗАПИСІ керуючих слів у БІС контролера ПДП на вивід IOWR надходить сигнал логічного 0 з виходу WR мікропроцесора. Наявність тільки двох керуючих сигналів зробила недоцільним застосування мікросхеми системного контролера КР580ВК28. 

В комп’ютері багато задач, що традиційно реалізуються апаратно, реалізуються програмними засобами: програмно вирішені функції сканування і усунення розсипу контактів клавіатури, формування екранної області ОЗП, сигналів запису і зчитування з