Дослідження структури та принципу роботи мікропроцесорних систем на базі мікропроцесора КР580ВМ80А, на прикладі персонального комп’ютера РАДІО - РК

Для формування сигналів, керуючих роботою динамічною пам'яттю, служить вузол, зібраний на мікросхемі D16 і елементах D4.4, D9.5, D10.2 і D10.3. На входи C1 і C2 регістра зсуву, D16 надходить сигнал OSC тактового генератора. При відсутності на шині керування сигналів ЧИТАННЯ і ЗАПИС на вхід V2 регістра D16 з елемента D4.4 надходить високий логічний рівень, що обумовлює його роботу в режимі паралельного прийому даних.

При необхідності ЧИТАННЯ з ОЗП чи ЗАПИСУ в нього на виході елемента D4.4 формується низький логічний рівень, у результаті чого регістр переходить у режим зсуву інформації, і на його виходах по черзі, із затримкою 62,5 нс, встановлюються низькі логічні рівні. Сигнали Q1 і Q2 надходять відповідно на входи RAS мікросхем пам'яті і входи V мультиплексорів D18, D19. Такий же рівень при наявності сигналу вибору ОЗП надходить через елемент D10.2 з виходу Q3 регістри D16 і на входи CAS мікросхем пам'яті, Резистори R14, R20-R28 служать для поліпшення форми сигналів, що подаються на адресні входи мікросхем ОЗП.

Як вже відзначалося, об’єм ОЗП комп’ютера може бути збільшений до 32 Кбайт. Для цього в нього вводять 8 додаткових мікросхем пам'яті, виводи яких з'єднують з однойменними виводами мікросхем D22 - D29. Виключення складають входи CAS: їх об’єднують між собою і підключають до виходу елемента D10.3, призначення якого аналогічно призначенню елемента D10.2. 

Контролер ПДП.

Як вже відзначалося, пересилання даних з ОЗП в контролер дисплея здійснюються методом прямого доступу до пам'яті контролером КР580ВТ57 (D2).

Багаторежимний буферний регістр D7 працює разом з контролером ПДП D2 і призначений для тимчасового збереження восьми старших розрядів коду адреси. Це необхідно тому, що в контролері виходи D0-D7 використовуються в мультиплексному режимі - як для прийому інформації із шини даних при його ініціалізації, так і для видачі на адресну шину старших розрядів коду адреси в режимі ПДП. У цьому режимі на вхід DS1 мікросхеми D7 від контролера надходить сигнал високого рівня, що переводить виходи з високоімпедансного стану в активний. У першому такті кожного циклу ПДП на входи DO-D7 регістра надходять вісім старших розрядів коду адреси, що фіксуються сигналом STB і надходять через виводи D0-D7 на шину адреси. Після цього виходи D0-D7 контролера переводяться у високоімпедансний стан, звільняючи шину даних для передачі кодів символів з екранної області ОЗП в контролер дисплея.

Контролер дисплея.

Розглянемо тепер, як комп’ютер формує зображення на екрані монітора. Для спрощення вузла формування відеосигналу кадрові і строкової синхроімпульси формуються безпосередньо на виходах HRTC і VRTC контролера дисплея D8, за допомогою його відповідній настроюванню. Оскільки зображення на краях екрана менш різке і нерідко виходить за його границі, воно в цих зонах затемнюється програмно, тобто записом у відповідні комірки екранної області ОЗП кодів символу «пробіл», що рівносильно формуванню у відеосигналі бланкуючих інтервалів. На екрані алфавітно-цифрова інформація відображається 25 рядками по 64 знакомісця в кожній. Під кожне знакомісце виділяється матриця точок 6Х8. Рядки символів розділені двома затемненими рядками телевізійного растра.

Таким чином, в одному рядку растра, час відображення якої дорівнює 48 мкс, можуть бути засвічені 6Х64= 384 крапки. Отже, частота повторення імпульсів, подаваних на вхід С зсувного регістра D15, повинна бути дорівнює 8 Мгц. Вона отримується діленням частоти тактового генератора D1 на 2. В якості подільника частоти використаний лічильник D3. Одночасно він формує імпульси символьної синхронізації, що подаються на вхід CCLK контролера дисплея D8 (fCCLK = fOSC/12). Період проходження цих імпульсів, рівний часу проходження променями кінескопа в межах одного знакомісця, і визначає частоту зміни кодів символів на виводах СС0 - СС6 контролера.

Після того, як інформація про графічне представлення поточного символу послідовно видана на вихід D5 зсувного регістра, останній під дією вихідного сигналу елемента D4.2 переходить з режиму зсуву в режим прийому інформації про черговий символ. Цей же сигнал використовується для формування курсору - мигаючої мітки, що розташована під символом, що відображається. Такий вид курсору визначається записом відповідного кодового слова у внутрішній регістр контролера дисплея D8.

При проходженні променем знакомісця на якому розміщений курсор, на виводі LTEN контролера дисплея періодично з'являється високий логічний рівень. Він підготовляє тригер D13.1 до переключення вихідним сигналом елемента D4.2, що відбувається в момент початку відображення позначеного знакомісця, що і забезпечує формування курсору.

Елемент D4.1 формує сигнал для запису інформації в контролер дисплея. Низький логічний рівень з'являється на його виході при такому ж рівні на лінії ЗАПИС шини керування при ініціалізації контролера дисплея чи низькому рівні на виводі IOR контролера ПДП при передачі байта з екранної області ОЗП. Резистор R4 виконує ті ж функції, що і резистор R5.

Формування комплексного телевізійного відеосигналу здійснюється емітерним повторювачем на транзисторі V2. На його вхід через резистори R15 і R16 надходять сигнали відповідно з виходу зсувного регістра, D15 і вузла формування синхронізації, виконаного на елементах D5.2 і D9.3.

Клавіатура.

При розробці клавіатури комп’ютера ставилася задача створити максимально простий вузол, некритичний до параметрів застосовуваних комутаційних пристроїв. Вона повинна задовольняти наступним вимогам: 

Насамперед, вона повинна