Аналого - цифрові перетворювачі

  

Рис. 8. а) схема АЦП послідовного лічення; б) діаграма роботи.

 

Час перетворення АЦП цього типу є змінним и визначається вхідною напругою. При розрядності війкового лічильника N та частоті тактових імпульсів fтакт дорівнює

Tпер = (2N – 1) /такт.

Наприклад, при N=10 та fтакт = 1 МГц Tпер = 1024 мкс, що забезпечує максимальну частоту вибірок біля 1 кГц.

АЦП цього типа без пристрою вибірки та збереження можуть працювати тільки з постійними та повільно змінними напругами, що змінюються на величину не більшу за квант перетворення за час перетворення.

Таким чином недоліком АЦП такого типу є повільне перетворення, а позитивна якість – простота побудови.

 

 

Перетворювач цього типу, що в літературі називається також АЦП з послідовним порівнянням – найбільш розповсюджений варіант послідовного АЦП.

В основі роботи цього класу АЦП полягає принцип послідовного порівняння вхідної напруги з ½, ¼, 1/8 і т. і. від можливого максимального значення вхідної напруги. Це дозволяє для N-розрядного АЦП послідовного наближення виконати увесь процес перетворення за N послідовних ітерацій замість 2N – 1 при використанні послідовного лічиння і одержати суттєвий виграш у швидкодії. Так, вже при N=10 цей виграш досягає 100 разів і дозволяє одержати за допомогою таких АЦП до 105... 106 перетворень за секунду. У той же час статична похибка перетворювачів цього типу, що залежить від використаного ЦАП, може бути дуже малою, що дозволяє реалізувати роздільну здатність до 18 двійкових розрядів при частоті вибірок до 200 кГц (наприклад, DSP101 фірми Burr-Brown). На рис. 9а показана структура 4-розрядного перетворювача, який складається з трьох головних вузлів: компаратора (К), регістра послідовного наближення та ЦАП. На рис. 9б показана діаграма роботи цього перетворювача.

 

Рис. 9. а) структура АЦП послідовного наближення; б) діаграма роботи АЦП послідовного наближення.

 

Після подачі команди „Пуск” з приходом першого тактового імпульсу регістр послідовного наближення (РПН) примусово задає на вхід ЦАП код, що дорівнює половині його шкали (для 4-розрядного ЦАП це 1000). завдяки цьому напруга Uос стає рівною 8h, де h – квант вихідної напруги ЦАП, що відповідає одиниці молодшого розряду. Ця величина складає половину діапазону вхідного сигналу. Якщо вхідна напруга більша, ніж ця величина, то на виході компаратора встановлюється „1”, якщо менша, то „0”. У цьому випадку схема керування повинна переключити старший розряд d3 знову у стан „0”. Після цього залишок Uвх – d3*8h таким же чином порівнюється з найближчим молодшим розрядом і т. і. Після чотирьох подібних шагів в РПН визначається війкове число, з якого після цифро-аналогового перетворення утворюється напруга, що відповідає Uвх з точністю до одиниці молодшого розряду. Вихідне число може бути зчитане з РПН у вигляді паралельного двійкового коду по N лініям.

Швидкодія такого АЦП визначається сумою часу встановлення ЦАП, часу переключення компаратору та затримкою розповсюдження сигналу в РПН. Для ефективного використання такого АЦП вхідну напругу треба підключати через пристрій вибірки та збереження (ПВЗ). Більшість таких АЦП мають ПВЗ у своєму складі, наприклад 16-розрядний AD7882.

 

 

Ті АЦП, що були розглянуті раніше, мають малу перешкодоздатність, тому що вхідна напруга звичайно включає у себе перешкоди. В інтегруючих АЦП вхідний сигнал інтегрується, що дозволяє уникнути перешкод. На рис. 10 показана спрощена схема АЦП, що працює у два такти.

 

Рис. 10. АЦП багатократного інтегрування

Перший такт – інтегрування, другий такт – лічення. На початку першої стадії ключ S1 замкнений, а ключ S2 – розімкнений. Інтегратор Інт інтегрує вхідну напругу Uвх. Час інтегрування вхідної напруги постійний t1, у якості таймера використовується лічильник з коефіцієнтом лічення Кл, тому t1 = Кл/Fтакт.

До моменту закінчення ліку вихідна напруга інтегратора складає:

Ui =  = – Uвх. сер Кл/FтактRC,

де Uвх. сер – середня вхідна напруга за час t1. Після закінчення стадії інтегрування ключ S1 розмикається, а ключ S2 замикається і опорна напруга Uоп подається на вхід інтегратора.

При цьому вибирається опорна напруга протилежна за знаком вхідній напрузі. На стадії лічення вихідна напруга інтегратора лінійно зменшується, як це показане на рис. 11.

Стадія лічення закінчується, коли вихідна напруга інтегратора переходить через нуль. При цьому компаратор К перемикається і лічення зупиняється. Інтервал часу, на якому іде стадія лікування, визначається рівнянням:

Ui (t1) +   = 0.

 

Рис. 11. Діаграма роботи АЦП багатократного інтегрування

 

Якщо підставити значення Ui з урахуванням того, що t2 = n2/Fтакт, де n2 – зміст лічильника після закінчення стадії лічення, то одержимо:

n2 = Uвх. сер Кл/Uоп.

З цієї формули виходить, що особливістю методу багатократного інтегрування, що ні тактова частота, ні постійна інтегрування RC не впливають на результат. Необхідно тільки, щоб тактова частота на інтервалі часу t1 + t2 залишалась постійною. Це можна забезпечити при використанні простого генератора тактової частоти (ГТІ), оскільки дрейф його