Структура, призначення, принцип роботи контроллера електронно-променевої трубки

LA1, LA0 (Код графічних символів). - Сигнали на цих виходах, декодовані зовнішньою логічною схемою синхронізації растрових точок, дають комбінації вертикальних і горизонтальних ліній для одержання графічних зображень, що задаються атрибутивними кодами символів (знаків).

Структура мікросхеми.

До складу мікросхеми входять: буферна схема шини даних, логічна схема читання/запису, схеми ПДП, внутрішня шина даних, вхідна буферна схема-контролер, два буферних ЗП на один знакоряд і зв’язані з ними стеки, вихідна буферна схема, схема растрової синхронізації і керування відеосигналом, лічильники знаків, рядків, знакорядів, регістри світлового пера.

 Буферна схема шини даних - двонаправлена з трьома станами, 8-розрядна буферна схема для сполучення внутрішньої шини даних мікросхеми із шиною дані системи. Роботою буферної схеми шини даних керує логічна схема читання/запису/ПДП.

 Логічна схема читання/запису/ПДП керує процесом двонаправленного обміну інформацією мікросхеми з зовнішніми пристроями, а також переводом виводів шини даних мікросхеми в z-стан. Логічна схема читання/запису/ПДП, декодує зовнішні керуючі сигнали і  записує інформацію у відповідні регістри мікросхеми, буферні ЗП чи стеки FIFO, а також зчитує інформацію про стан мікросхеми стан регістрів світлового пера. Крім того, вона виробляє сигнали ПДП і переривань, що подаються на центральний процесор і контролер ПДП.

 Внутрішня шина даних, що складається з восьми комутованих ліній зв'язку, які  здійснюють обмін інформацією в середині мікросхеми.

Вхідна буферна схема керує взаємодією мікросхеми КР580ВГ75 з центральним процесором. Вона містить регістри команд і параметрів, куди по внутрішній шині даних логічна схема запису записує коди команд  та параметри, що входять до складу деяких команд. Інформацію про правильність прийому і виконання команди заносяться в регістр стану, звідки центральний процесор може їх считувати для контролю їх виконання.

Вхідна буферна схема «переглядає» інформацію, що завантажується в буферні ЗП, і при виявленні в її складі допоміжних команд виконує їх (наприклад, при команді «Кінець кадру - припинення ПДП» припиняє подальші запити ПДП).

Вихідна буферна схема керує відображенням інформації.  При виявленні в її складі атрибутивних кодів  знака чи поля  дешифрує їх і робить відповідні дії (наприклад, при атрибутивному коді поля «Підсвічування» включає вихід HLGT мікросхеми). 

Буферні ЗП на один знакоряд являють собою два ЗП об’ємом по 80 8-бітових знаків кожне для проміжного збереження інформації, що виводиться на екран ЕПТ. Вони заповнюються в ході циклу прямого доступу до пам’яті відеотермінапа. Якщо вміст одного з цих ЗП виводиться на екран, то друге заповнюється інформацією для наступного знакоряду.

В мікросхемі є два стеки FIFO ємністю 16 знаків по 7 біт кожен. Стеки попарно сполучені з буферними ЗП і служать для збільшення їх об’ему в «прозорому» режимі.

Вихідна буферна схема - однонаправлений 7-розрядний буферний регістр для синхронного виводу інформації з буферного ЗП чи стека FIFO на знакогенератор.

Схема растрової синхронізації і керування відеосигналом забезпечує синхронізацію і керування виводами LA0, LA1, HLGT, RVV, LTEN, VSP, GPA0, GPA1 мікросхеми.

Лічильник знаків - програмований лічильник для почергового підрахунку числа знаків у знакоряді і тривалості зворотного ходу горизонтальної розгортки. Початкові значення лічільників програмуюються  і в процесі роботи записані в регістрі параметрів. Сигнал синхронізації подається на вхід CCLK. Цей лічільник керує сигналом HRTC. Під час підрахунку тривалості зворотного ходу горизонтальної розгортки на виході HRTC присутня напруга високого рівня.

Лічильник строки в знакоряді - програмований лічильник для підрахунку номера рядка растра в знакоряді, необхідне число яких записано в регістрах мікросхеми. Вихід цього лічильника в 4-розрядному паралельному коді задає номер рядка растра в знакоряді, відображуваного на екрані ЕПТ.

 1. Буферна схема шини даних

2. Логічна схема читання/запису ПДП

3. Внутрішня шина мікросхеми

4. Вхідна буферна схема

5. Блок контролю атрибутів

6. Буферний ЗП

7. Буферний ЗП

8. Вихідна буферна схема виводу символів

9. Блок растрової синхронізації керування відео сигналом

10. Лічильник знаків

11. Лічильник строки в знакоряді

12. Лічильник знакорядів

13. Формувач синхросигналу

14. Регістр світлового пера

 

Рис. 2. Структурна схема КР580ВГ75

 

Лічильник знакорядів - програмований лічильник для почергового підрахунку числа знакорядів у кадрі і тривалості зворотного ходу вертикальної розгортки, Початкові значення для нього записані в регістрі параметрів вхідної буферної схеми контролера. Цей лічільник формує також сигнал VRTC. Під час підрахунку тривалості зворотного ходу вертикальної розгортки на виході VRTC напруга високого рівня.

Регістри світлового пера - два регістри один із яких, включений паралельно лічильнику знаків, другий - лічильнику знакорядів. У момент надходження сигналу від світлового пера поточний стан обох лічильників заноситься в регістри світлового пера, у яких він зберігається, і по команді може зчитуватися центральним процесором. Варто враховувати, що в регістри заносяться координати знака з запізненням на два-три знакомісця відносно фактичного розташування на екрані, це приводить до необхідності апаратної чи програмної корекції отриманих значень.

Застосування мікросхеми в відеотерміналах.

Мікросхема КР580ВГ75 забезпечує великий вибір форматів зображення, що програмно задаються. Вона здійснює синхронізацію растра, проміжне збереження відображуваного знакоряду, декодування атрибутивних кодів, керування курсором