Дослідження структури та принципу роботи контролера інтерфейсу периферійного обладнання на прикладі інтерфейсу каналу загального користування IEЕE -488

Невизначені команди зчитуються мікропроцесором з регістра «Команда, Що Пропускається» мікросхеми. Цей регістр під час читання передає логічні рівні, представлені на шині даних. Поки цей регістр не зчитаний, КР580ВК91А буде утримувати синхронізацію, якщо дозволено СРТ.

Корисною властивістю мікросхеми КР580ВК91А є її здатність генерувати переривання при переходах станів інтерфейсних функцій. Зокрема, три молодших біти регістра «Стан переривання 2» (якщо вони дозволені відповідними бітами дозволу) викликають переривання при змінах наступних станів, визначених стандартом:

біт 0 ADSC — зміна в LIDS або TІDS, або MJMN;

біт 1 REMC — зміна в LOCS або REMS;

біт 2 LLOC — зміна в LWLS або RWLS.

Чотири старших біти регістра «Стан переривання 2» доступні для мікропроцесора як біти стану. Таким чином, якщо один з бітів 0 — 2 генерує переривання, указуючи, що мала місце зміна стану, то відповідний біт стану (біти 3 — 5) може бути зчитаний для визначення, який новий стан виникли. Для визначення характеру зміни стану адреси (біт 0) доступний для зчитування регістр «Стан адресації».

Переривання SPC (біт 3 у регістрі «Стан переривання 2») установлюється при виході з SPAS, якщо виникло APRS або STRS, або SPAS, і показує, що контролер КОП зчитує байт стану послідовного опитування шини після запиту мікросхемою КР580ВК91А обслуговування (був поданий SRQ). Переривання SPC виникає один раз після зчитування контролером байта стану, якщо було запитане обслуговування. Контролер може зчитати байт стану пізніше і байт буде містити останній стан, записаний центральним процесором у регістр «Режим послідовного опитування», але біт SRQS не буде встановлений і не буде генеруватися переривання.

І, біт 7 контролює стан виводу INT мікросхеми. Він являє собою логічне АБО всіх дозволених бітів стану переривання. Слід зазначити, що біти 3 — 6 регістри «Стан переривання 2» не генерують переривань; вони використовуються мікропроцесором тільки для читання в якості бітів стану.

Біт 7 регістра «Стан переривання 2» дублюється в регістрі «Адреса 0», і цей останній може бути використаний при реєстрації переривань, щоб уникнути втрати одного з переривань у регістрі «Стан переривання 2».

Біти 4 і 5 (DMAI, DMAO) регістри "Дозвіл переривання 2" застосовуються для дозволу прямої передачі даних між пам'яттю і КОП: DMAI (ПДП, ввід) дозволяє вивід DREQ «Запит ПДП» мікросхеми при виникненні BI. Аналогічно DMAO «ПДП, вивід» дозволяє включення виводу DREQ при виникненні В. Слід зазначити, що вивід DREQ може бути використаний як другий вихід переривання, керований BI і (або) В0 і дозволений за допомогою DMAI і DMAO.

Слід також зазначити, що зчитування регістра «Стан переривання 1» не впливає на вивід DREQ. Він скидається всякий раз при записі байта в регістр «Вивід даних» або зчитування з регістра «Ввід даних».

Для гарантії, що біт стану переривання не буде скинутий без зчитування і не буде залишений нескинутим після зчитування, у мікросхемі КР580ВК91А введені спеціальні процедури обробки переривань. Коли в одному з регістрів «Стан переривання» установлюється будь-який дозволений біт переривання, вхід регістрів блокується доти, поки встановлений біт не буде зчитаний і скинутий мікропроцесором. Тут виникає потенційна проблема зміни стану переривання в момент блокування регістра. Однак мікросхема зберігає всі нові переривання в регістрі тимчасового збереження і передає їх у відповідний регістр «Стан переривання» після того, як буде скинуте попереднє переривання. Ця передача буде мати місце, якщо відповідні біти були зчитані як нульові.

Регістри послідовного опитування.

До них відносяться регістри «Стан послідовного опитування» (3R) і «Режим послідовного опитування» (3W)

Регістр «Режим послідовного опитування» визначає байт стану, що мікросхема пересилає на шину даних КОП при прийомі повідомлення SPE «Відмикання послідовного опитування». Біт 6 цього регістра зарезервований для місцевого повідомлення rsv «Запит на обслуговування». Установка цього біта в 1 викликає включення лінії SRQ, указуючи на необхідність уваги від контролера, що взяв керування на КОП

Інші біти цього регістра застосовуються для пересилання інформації про стан на КОП. Після того, як мікропроцесор ініціює запит на обслуговування установкою біта 6, контролер КОП пересилає повідомлення SPE і потім адресує мікросхему КР580ВК91А на передачу. У цей момент мікросхема віддає один байт стану через регістр «Режим послідовного опитування».

Після того, як байт стану зчитаний контролером, мікросхема КР580ВК91А автоматично очистить rsv і виробить переривання SPC. Центральний процесор може знову запросити обслуговування шляхом запису відповідного байта в регістр «Режим послідовного опитування» з установкою біта rsv

Якщо контролер виконує послідовне опитування, коли біт rsv очищений, то буде зчитаний байт стану, записаний останнім, але лінія SRQ не буде включена мікросхемою КР580ВК91А і в байті стану біт SRQS буде очищений.

Регістр «Стан послідовного опитування» доступний для читання байта стану в регістрі «Режим послідовного опитування»

Процесор може перевіряти стан запиту на обслуговування, опитуючи біт 6 цього регістра, що відповідає стану SRQS "Запит на обслуговування". Коли проводиться послідовне опитування і керуючий контролер зчитує байт стану, біт SRQS очищається. Лінія SRQ і біт rsv зв'язані один з одним.

Регістри адреси.

До них відносяться регістри "Стан адресації" (4R), "Режим адресації" (4W), «Адреса 0» (6R), «Адреса 0/1» (6W), «Адреса 1» (7R).