Дослідження структури та принципу роботи контролера прямого доступу до пам’яті на прикладі підсистеми контролера ПДП персонального комп’ютера типу IBM PC AT

 - У режимі одиночної передачі здійснюється передача одного байта, при цьому вміст лічильника циклів ПДП (СWR) зменшується, а вміст адресного регістра (СА)  зменшується чи збільшується на одиницю. Біт закінчення передачі (ТС) у регістрі умов встановлюється в одиницю, коли вміст СWR прийме значення FFFFН. Вхід DRЕ повинний підтримуватися в активному стані до приходу сигналу DАСК. Якщо DRЕ залишається активним і після передачі одного байта, сигнал НRQ знімається, а новий цикл передачі можливий із приходом чергового сигналу НLDА.

 - У режимі блокової передачі цикли ПДП здійснюються до моменту встановлення біта ТС у регістрі умов, тобто  коли лічильник циклів ПДП СWR прийме значення FFFFН чи передача зупиниться по зовнішньому сигналі ЕОР. Цикли передачі можуть бути відновлені, якщо канал був запрограмований на автоініціалізацію.

 - У режимі передачі за вимогою цикли ПДП продовжуються доти, поки не установиться розряд ТС у регістрі умов або не прийде сигнал ЕОР, або не зніметься сигнал DRЕ. У цьому режимі передача може здійснюватися, поки зовнішній пристрій не закінчить передачу інформації автоініціалізації, в цьому режимі можна здійснювати після закінчення передачі сигналом ЕОР, зовнішнім чи вироблюваної по ознаці ТС.

 - Режим передачі пам'ять - пам'ять дозволяє здійснювати переміщення блоків інформації в поле оперативної пам'яті. Для реалізації цього режиму використовуються параметри каналів 0 і 1

 

Рис.  22.11. Часова діаграма роботи КПДП

 

Передача інициалізується програмно установкою DRЕ у каналі 0. Після приходу сигналу HLDA=1 контролер за чотири такти зчитує дані з комірки пам'яті з адресою з регістра СА каналу 0 і записує їх у регістр часового збереження ТR, потім за чотири такти записує ці дані в комірку пам'яті з адресою із СА каналу 1. Коли вміст регістра циклів ПДП СWR прийме значення FFFFН, установиться розряд ТС і передача закінчиться. Канал 0 може бути запрограмований на передачу інформації без зміни адреси, що дозволяє заповнити  блок ОЗУ константою. У цьому режимі зовнішній сигнал ЕОР, сприйнятий контролером, використовується при пошуку потрібних кодів у поле адрес ОЗУ. Часова діаграма роботи контролера в цьому режимі показана на рис. 22.11. Режим передачі пам'ять - пам'ять може бути ініциалізований сигналом АЕ без використання сигналу DАСК.

 

Рис.  22.12. Часова діаграма роботи КПДП у циклах пам'ять - пам'ять

 

У випадку каскадування виводи НRQ і НLDА додаткової схеми підключаються до виводів DRЕ і DАСК основної схеми (рис. 22.13). У цьому випадку сигнали запитів на ПДП проходять через схеми пріоритетів БІС КПДП більш високого рівня. При цьому ніякі інші сигнали основної схеми у формуванні циклів ПДП не беруть участі. Інші контролери можуть бути підключені як до вільних входів запитів основної схеми, так і до входів підлеглої схеми.

Типи передачі ПДП. В усіх режимах ПДП можливі три основних типи передачі. Запис даних - здійснюється передача даних від зовнішнього пристрою до ОЗУ. Контролер у цьому випадку активізує сигнали МЕМ і ІQR. Читання даних - здійснюється передача даних від ОЗУ до зовнішнього пристрою, активізуються сигнали МЕМ і ІOW. У випадку  чи перевірки псевдопередачі контролер виконує дії такі ж, як у циклі читання запису, але сигнали керування не виробляються. У цьому випадку сигнал RЕАDY не сприймається. Крім того, контролер може бути запрограмований для виконання додаткових функцій.

Автоініціалізація  здійснюється,  якщо  установлений   відповідний розряд у регістрі умов, і по сигналі ЕОР. При автоініціалізації вміст базових регістрів ВА і WС завантажується в регістри поточних значень СА і СWR. Розряди маски при цьому не міняються. Після автоініціалізації контролер готовий до роботи і відновляється дія з приходом чергового сигналу DRЕ. Для автоініціалізації обох каналів у режимі пам'ять - пам'ять регістри циклів ПДП СWR повинні програмуватися ідентично.

 

Рис.  22.13. Схема каскадирования КПДП

 

Часові діаграми роботи КПДП у режимі взаємодії з ЦП показані на рис. 22.14, 22.15, 22.16. Тому що константи завжди представлені 16-розрядним словом, їхнє завантаження вимагає виконання двох послідовних операцій виводу з однаковим кодом.

 

Рис.  22.14. Часова діаграма роботи КПДП у циклі запису

 

Рис.  22.15. Часові діаграми роботи КПДП у циклі читання

 

Рис.  22.16. Часова діаграма роботи КПДП у циклах обміну

Внутрішній тригер керує послідовністю введення. Спочатку завантажується молодший байт, потім старший.

Для зменшення часу передачі даних передбачена можливість виконання циклів ПДП за два такти. У цьому випадку (рис. 22.12) з циклу ПДП віддаляються такти Sl і SЗ на час зміни адреси по восьми молодших розрядах (A7-А0), що формуються тільки при зміні коду на старших розрядах A15-A8. Використання цієї операції в режимах блокової передачі і передачі за вимогою дозволяє значно скоротити загальний час передачі даних. Така операція називається стиском у часі.

 

Пріоритети

Підсистема ПДП має два типи пріоритету, які можна установити програмно. Перший з них - фіксований пріоритет, що фіксує канали в послідовності, що відповідає усуванню їхніх номерів. Нижчий пріоритет має канал номер 3, а вищий пріоритет має канал 0. Після вибору