Контролер виконавчого модуля промислової мережі

Приклад підключення драйвера КД L298 показано на рис.2.6. Відповідні контакти L297 підключаються через з’єднувач до L298. Драйвер за допомогою чотирьох виходів безпосередньо керує обмотками КД.

 

Рис.2.6. Приклад приєднання драйвера КД L298 до контролера

Контакти Sense1 та Sense2, які приєднуються до L297 від з’єднувача Х4, необхідні для навантаження поточного значення напруги залежно від рівня потужності фаз A, B та C, D відповідно. До OSC через з’єднувач підключається ланка RC (R до VCC, С на землю), яка визначає швидкість двигуна.

З виходу МК PG4 на вхід CW/CCW контролера L297 задається напрямок обертання КД. Якщо подана логічна “1”, то КД буде обертатися за годинниковою стрілкою, якщо поданий логічний “0”, то КД буде обертатися проти годинникової стрілки. Це важливий контакт управління КД, оскільки відеокамера не обертається по колу, а обертається на кут 180 градусів (тобто вона обертається за годинниковою стрілкою та проти годинникової стрілки).

З виходу PG5 МК на вхід CLOCK контролера L297 подаються тактові імпульси, їх частота визначає швидкість обертання КД. При зміні рівня імпульсу з низького на високий виконується один крок КД. При відсутності тактових імпульсів зупиняється робота КД, що використовується замість сигналу ENABLE для керування зупинкою чи запуском КД.

З виходу PG6 МК на вхід ENABLE контролера L297 подається сигнал активності. Якщо подати на вхід низький рівень, виходи фаз A, B, C, D будуть не активні, при подані високого рівня виходи будуть активні.

З виходу PG7 МК на вхід HALF/FULL контролера L297 подається сигнал, який вказує, які кроки буде робити КД – повні, чи на половину. Для точного позиціонування використовують половинні кроки, в даному пристрої будуть використовуватись повні кроки.

На вхід CONTROL контролера L297 подається високий рівень для того, щоб керувати двигуном фазами A, B, C, D. Немає необхідності керувати двигуном двома фазами за допомогою сигналів INH1 та INH2, тому на цей вхід завжди подається високий рівень і управляти цим входом за допомогою мікроконтролера можливості не надається.

Функціональна схема контролера виконавчого модуля показана на рис.2.7, а також у графічній частині “Контролер. Схема електрична функціональна”.

 

Рис.2.7. Функціональна схема контролера виконавчого модуля

 

 

2.2.1. Мікроконтролер LM3S2793.

Основні характеристики

-Ядро - Cortex-M3:

oчастота ядра 80Мгц;

oARM Cortex таймер SysTick ;

o вбудований контролер вектору переривань (NVIC).

-Пам'ять:

oFlash 128 КБайт 50Мгц; 

oRAM 64 КБайт;

oвнутрішній ROM завантажується з ПЗ StellarisWare ®:

Stellaris бібліотека периферійних драйверів;

Stellaris завантажувач;

AES криптографічна таблиця;

CRC визначення помилок.

-Зовнішній периферійний інтерфейс (EPI):

o8/16/32 бітна паралельна шина для зовнішньої периферії;

oпідтримка SDRAM, SRAM/Flash memory, FPGAs, CPLDs.

-Порти I/O (макс.) – 67.

-Вбудовано в систему:

oDMA контролер;

oсистемне управління і годинник, що включає вбудований осцилятор 16 МГц;

oчотири 32-бітних таймер; 

oмалопотужний модуль режиму сну з аварійним батарейним живленням;

oгодинник реального часу у режимі сну.

-Інтерфейси:

o 2 контролери CAN 2.0 A/B ;

o3 UART (з підтримкою IrDA); 

o2 SPI ; 

oІнтегрований міжмікросхемний звук - I2S.

-Аналогові входи:

o10 розрядний АЦП з 16 аналоговими входами із швидкодією 1 млн команд/секунду;

o3 аналогові компаратори.

-VCC від 3 до 3,6 В.

-ICC – 2 мА.

-Діапазон робочої температури,°С від -40 до 85.

-Корпус LQFP-100.

 

Внутрішня структура (рис 2.8)

-JTAG/SWD – забезпечує відладку JTAG і тестову функціональність, також  доступ в режимі реального часу до системи пам’яті без зупинки;

-ARM Cortex M3 – ядро мікроконтролер з NVIC та MPU;

-System Control and Clocks – Системне управління  надає інформацію про пристрій, управляє функціями економії електроенергії, управляє синхронізацією пристрою та окремих периферійних пристроїв, обробляє запит скидання і створення звітів.

-ROM – початкове завантаження;

 

Рис. 2.8. Функціональна схема мікроконтролера

-Flash -  пам’ять програм;

-SRAM – пам’ять даних;

-BUS matrix – забезпечує обмін даними між різними шинами;

-System Peripherals включає: DMA, сторожевий таймер, модуль сна, 67 контактів загального призначення, зовнішній інтерфейс периферії (EPI), 4-ри таймери загального призначення;

-Serial Peripherals включає всі перечисленні інтерфейси;

-Analog Peripherals включає АЦП і компаратор;

-8 PWM – наближення бажаного сигналу до дійсних бінарниx сигналів;

-2 QEI ¬ квадратурний кодер або  інкрементний кодер з 2 каналами, перетворює лінійне зміщення в імпульсний сигнал;

-DCode bus та ICode bus забезпечує обмін даними та інструкціями між МК та Flash пам’яттю;

-System bus забезпечує обмін даними між МК та матрицею шин (BUS matrix).

 

Процесор ARM Cortex-M3

Cortex є завершеним процесорним ядром, яке об'єднує стандартне ЦПУ і системну архітектуру. Воно містить основні елементи мікроконтролера (у т.ч. система переривань, системний таймер SysTick, налагоджувальна система та карта пам'яті). 4-гігабайтний адресний простір Cortex-M3 розділене на чітко розподілені області коду програми, статичного ОЗУ, пристроїв введення/виведення і системних ресурсів.