Контролер виконавчого модуля промислової мережі

NVIC вказує вектори переривань для 240 джерел, для кожного з яких може бути встановлений свій пріоритет. З моменту отримання запиту на переривання до виконання першої команди процедури обробки переривання проходить всього 12 циклів. Якщо переривання виникають практично одночасно, то NVIC використовує спосіб впорядкованої обробки переривань, з затримкою перед викликом чергової процедури обробки переривання всього лише 6 циклів. У разі накладення переривань, переривання з більш високим пріоритетом може витіснити переривання низького пріоритету, не витрачаючи при цьому додаткових циклів ЦПУ. 

Процесор може працювати в двох режимах. Thread mode - режим в якому процесор працює після скидання. Handler mode - режим в якому виконуються переривання. У цьому режимі регістр sp (Stack Pointer) використовує msp (Main Stack Pointer). В Thread mode може використовуватися будь-який з стекових регістрів, msp або psp (Process Stack Pointer). Маніпулюючи регістрами msp і psp можна організувати багатозадачність.

На рис. 2.9 показана функціональна схема процесора ARM Cortex-M3.

 

Рис. 2.9. Функціональна схема процесора Cortex-M3

 

Програмно доступні регістри

Базові регістри не відображаються в пам’яті, доступ до регістрів відбувається по імені, а не по зміщенню. В Cortex M3 доступно 13 регістрів розрядністю 32 біти загального призначення. Регістри R0-R7 – нижні регістри, R8-R9 вищі регістри доступ до яких відбувається в залежності від режиму, який використовується.

Покажчик стека (SP) регістр R13. В потоковому режимі, функція цього регістра змінюється залежно від біта ASP в Control Register (Control) регістрі. Коли ASP біт в нулі, цей регістр буде Main Stack Pointer (MSP). Коли ASP біт в одиниці, цей регістр буде Process Stack Pointer (PSP). При скиді ASP біт в нулі і процесор завантажує MSP з значенням по адресі 0x0000.0000. До MSP можна отримати доступ тільки привілейованому режимі, а доступ до PSP може бути в обох режимах привілейованому і непривілейованому.

Регістр посилання (LR) регістр R14 - зберігає інформацію повернення для підпрограм, функції виклику, й винятки. До LR можна отримати доступ або від привілейованого або від непривілейованого режиму. EXC_RETURN завантажується в LR на вході винятку.

Лічильник команд (PC) регістр R15 - містить поточну адресу програми. На скиданні,процесор завантажує PC значенням вектора скидання, який є в адресі 0x0000.0004. Біт 0 з вектора скидання завантажується в біт THUMB EPSR gsl час скиду  і повинен бути 1. До регістра PC може бути отриманий доступ або в привілейованому або в непривілейованому режимі.

Регістр cтану програми (PSR) є три функції і бітам регістра присвоюються

різні функції:

-Регістр стану додатки (APSR), біти 31:27;

-Регістр стану програми виконання (EPSR), біти 26:24, 15:10;

-Регістр стану програми переривання (IPSR), біти 6:0.

На рис. 2.10 показані програмно доступні регістри.

 

Рис.2.10. Програмно доступні регістри ARM Cortex-M3

2.2.2. Контролер КД L297.

L297 – мікросхема-транслятор, що генерує сигнали управління біполярним КД в повнокроковому або напівкроковому режимах роботи.

Технічні характеристики:

-напруга живлення: від 4,75 В до 7 В;

-режими роботи: напівкроковий, повнокроковий одна обмотка, повнокроковий обидві обмотки;

-можливість задавати частоту роботи ШІМ і синхронізувати кілька L297;

-виходи керуючих сигналів: 4 фази (A, B, C, D) і сигнали відключення Н-мосту (INH1, INH2);

-виведення сигналу "виконано один крок, початкове положення "- HOME. Колектор на цьому виводі закривається, коли на фазах A і C логічна одиниця;

-контакти керування:

oCLOCK – тактовий сигнал. За зростаючим фронтом ротор мотора повертається;

oFULL / HALF – повнокроковий / напівкроковий режим;

oENABLE – включити / відключити виходи A, B, C, D, INH1, INH2;

oCONTROL – режим роботи при повнокроковому режимі: одна або дві фази одночасно;

oCW / CCW - напрямок обертання ротора за годинниковою стрілкою, проти годинникової стрілки;

oVref – аналоговий вхід. Опорна напруга для компаратора ШІМ;

-додаткові контакти:

oSense1, Sense2 – необхідні для навантаження поточного значення напруги від рівня потужності фаз A, B та C, D.

 

2.2.3. Трансивер MCP2551.

MCP2551 - високошвидкісний CAN, відмовостійкий пристрій, який служить інтерфейсом між CAN протоколом контролера і фізичною шиною. MCP2551 забезпечує можливість диференційної передачі і прийому контролера протоколу CAN і є повністю сумісним зі стандартом ISO 11898, включаючи 24V вимоги. Він може працювати на швидкості до 1 Мбіт/с. У кожного вузла в системі CAN повинен бути пристрій, щоб перетворити цифрові сигнали, генеровані контролером CAN до сигналів, що підходить для передачі через кабельні з'єднання шини (диференційний вихід). Також схема забезпечує буфер між контролером CAN і потенціалами високої напруги, які можуть бути генеровані на шині CAN зовнішніми джерелами (EMI,